EN 56
3139 785 32540
7
Circuit Diagram and PWB Layout
HDMI Board: Circuit Diagram (Part 2)
EN
EN
EN
LOGIC
INTERRUPT
BIT 8
REGISTER
SHIFT
PORTS
I/O
RESET
POWER-ON
LP FILTER
CONTROL
BUS C
2
I
FILTER
INPUT
RSET1
ALSB
I2C
SDA
6
7
EXT_LF
VAA
SCLK
CLKIN_B
8
9
8
9
8
9
7
0
1
S
C
Y
S_VSYNC
S_HSYNC
COMP2
COMP1
AGND
0
2
1
RSET2
RTC_SCR_TR
VDD
VDD_IO
DAC
GND_IO
DGND
6
VREF
3
4
5
2
3
4
5
6
7
0
1
2
3
4
5
CLKIN_A
F
E
D
C
B
A
RESET
P_BLANK
P_VSYNC
P_HSYNC
S_BLANK
*
*
*
*
*
*
*
*
*
*
3249 F9
*
*
*
P1, P2
P4
3244 G9
3245 G9
3278 A6
3279 A4
3280 H8
3246 G9
3202 A7
3203 H12
3239 F9
3270 A7
3271 A7
3272 A7
3225 A11
3227 G3
3276 C6
*
*
AZ2
2215 D12
2216 D10
2217 A13
E
D
C
G
H
12
13
D
E
2
3
2218 E11
2219 H14
2220 D12
2221 G10
2222 G9
2223 B4
2224 E2
2226 F3
2227 I8
2228 H8
3205 H12
3260 D14
P4
F202 D2
F204 E2
7106 B5
7201 A8
7204 A12
7206 C6
7207 H9
7208 I9
7209 G13
F201 D2
3277 A6
3231 E9
3232 E9
3233 E9
3234 E9
3235 E9
3236 E9
3237 E9
3238 F9
8
9
*
*
*
F
F216 F2
F217 G2
F218 G2
F219 G2
F233 I5
F234 G5
13
*
F236 H5
F237 H5
F238 H5
F239 H5
F240 H5
F241 H5
F242 H5
3263 A11
3264 A12
3269 A6
F203 D2
6
1
2
3
4
F205 E2
F206 E2
F207 F2
F208 E5
P1, P2
F235 G5
3201 F14
14
1
3204 H11
*
10
11
4216 D2
4213 A13
3290 I8
3291 B11
3292 B11
3293 B12
3259 H13
P4
14
A
B
5
P-scan_Ext_DAC
7
3254 F9
3255 F9
3256 F9
3257 F9
3258 H13
4220 C11
4221 C12
4222 C12
4223 H9
4202 F13
P4
4218 G4
F209 E3
F210 F2
F211 F2
F212 F3
F213 F2
F214 E2
F215 F2
*
4214 E11
*
4217 D2
P4
3298 F12
3299 F12
4200 D2
4201 D2
*
*
*
*
*
*
*
*
*
*
3251 F9
3252 F9
3253 F9
4203 A5
4209 I14
4210 G12
4211 G3
* Provision
4224 I9
4225 H9
4226 I9
5201 H14
5202 C11
5203 D10
P4
P4
3294 E12
3295 E12
3296 E12
3297 E12
3285 G3
I
A
B
C
F
G
3215 G13
3216 G9
3218 B7
3219 A6
*
H
I
1004 I5
2201 E14
2202 G13
2203 G14
2204 G13
2205 H13
2210 B10
2211 D10
3247 G9
3248 F9
6
7
8
9
10
11
12
3240 G9
3241 G9
3242 G9
3243 G9
3288 E14
3273 B6
3274 A5
7202 E10
7203 A11
3281 B4
3282 D2
3283 D2
3284 F3
3250 F9
3206 H11
3207 H13
3208 H13
3209 I14
3210 D14
3211 I14
3212 D13
3213 F14
3214 F13
*
*
*
*
FROM 1506 of MONO BOARD
P1,P2,P4
3220 D13
3221 D13
3222 B4
3223 A7
2212 D11
2213 D11
2214 C11
3228 B3
3230 E9
4
5
5
4
*
*
*
*
*
*
*
*
*
*
*
3224 A11
*
2
3
1
47R
3241
74LVC1G125GW
7208
F239
3201
10R
AV
47R
3252
+5VD
2
3
1
5
4
+5VD
7207
74LVC1G125GW
3292
10K
3240
47R
47K
3282
12K
F212
3274
F214
4214 1
2
2227
22p
47R
3248
2218
10n
AV
3294
22R
22R
3231
1R0
3269
22R
3224
+3V3D_V
+5V
AV
22R
3285
2201
100n
1n0
2215
4217
1
2
3202
10K
3214
47R
+3V3D
3227
1R0
3222
4K7
F210
+5VD
AV
2222
820p
3223
47K
3212
10K
47R
3245
3260
22R
3233
22R
F205
22R
3230
22R
3225
3218
1R0
BC847B
7206
22K
3259
3219
22R
3232
1R0
F219
3249
F238
47R
F235
F236
+5VD
4216
1
2
F234
2210
100n
3283
47K
DLINE_1
3244
47R
F215
2203
10p
DLINE_2
100R
3277
F211
4209
1
2
22K
3258
2212
100n
PCM_MCLK_IN
3216
680R
3221
DPDET#
10K
100R
3278
1R0
3280
3272
3253
4K7
47R
22R
3237
2217
100n
2221
3n3
F208
100n
2204
F206
2224
100n
3281
5K6
47R
+5VD
3239
F203
100n
2220
47R
3238
22R
3234
4220
12
F204
5
4
10K
3291
2
3
1
74LVC1G125GW
7209
1
2
4u7
2223
4201
F202
3293
F201
3210
10K
10K
F218
10n
2216
3246
47R
3209
22R
12
F216
4221
12
4222
4213 1
2
22R
3235
2213
100n
3243
47R
1
2
4200
10R
3213
3228
1R0
4223
1
2
47R
3251
100n
2226
5202
3211
22R
1
2
4218
F217
BSN20
7204
3236
5201
22R
3298
22R
10R
3299
3220
10K
3254
47R
10
P6
11
12
P7
SCL
14
SCL
SDA
15
SDA
VDD
16
VDD
VSS
8
A2
3
INT_
13
P0
4
P1
5
P2
6
P3
7
P4
9
P5
7201
A0
1
A1
2
47R
AV
PCF8574T
+5VD
3255
4226
1
2
4225
1
2
27M_CLK_IN
F241
3
4
5
6
7
8
9
12
13
48
50
49
41
10
56
1
46
2
52
53
54
55
58
59
60
61
62
22
21
64
19
25
23
24
33
47
35
31
51
45
36
44
43
42
39
38
37
11
57
34
17
18
26
27
28
29
30
32
63
ENCODER
VIDEO
ADV7320KSTZ
7202
40
20
14
15
16
6
7
8
9
51 52
41
42
43
44
45
46
47
48
49
5
50
31
32
33
34
35
36
37
38
39
4
40
21
22
23
24
25
26
27
28
29
3
30
12
13
14
15
16
17
18
19
2
20
62684-501100A
1004
1
10
11
2K7
3203
100n
4224
47R
F240
3257
5203
4211
1
2
3270
4K7
3284
22R
10K
3279
3264
7203
BSN20
47R
3242
3271
3206
330R
4K7
100n
2211
3205
2K7
3256
47R
F213
3273
100R
BC847B
7106
F207
3247
47R
22p
2228
F233
1
2
4203
3208
4K7
3215
47R
2219
100n
22R
3290
F242
22R
3297
22R
3295
3296
22R
4K7
3207
4202
4210
1
2
47K
3204
3288
DLINE_3
330R
10n
2214
3250
47R
10p
2202
F209
F237
3276
47K
3263
10K
100p
2205
YB(5)
YB(6)
PCM_MCLK_IN
YB(0)
YB(1)
27M_CLK
+VDD_PSCAN
+VDD_PSCAN
P_CLK
+2V5A_VAA
+VDD_PSCAN
YB(7)
YB(2)
YB(3)
YB(4)
+VDD_PSCAN
+VDD_PSCAN
PCM_MCLK
27M_CLK_IN
27M_CLK
P_VSYNC
HSYNC
VSYNC
P_HSYNC
C(3)
C(4)
C(5)
C(6)
C(7)
C(0)
C(1)
C(2)
YB(7)
YB(6)
YB(5)
YB(4)
YB(3)
YB(2)
YB(1)
YB(0)
27M_CLK_IN
+3V3D_VDAC
SCL_3V3
SDA_3V3
SPDIF_MUTE
RESET
+3V3D_VDAC
VSYNC
HSYNC
CVBS
CHROMA
U
YA(5)
YA(4)
YA(3)
YA(1)
YA(2)
YA(0)
+3V3D_V
SPDIF_IN
INT
SDA_5V
SCL_5V
SCL_3V3
RESET_SII
RESET
+2V5D_V
V
Y
+2V5A_VAA
UVA(0)
UVA(9)
YB(0)
YB(1)
LUMA
+2V5A_VAA
+2V5A_V
+2V5A_VAA
+2V5A_V
+2V5A_V
YB(2)
YB(4)
YB(6)
YA(6)
YA(8)
UVA(2)
UVA(4)
UVA(6)
UVA(8)
YB(3)
YB(5)
YB(7)
YA(7)
YA(9)
UVA(1)
UVA(3)
UVA(5)
UVA(7)
SDA_3V3
3139-243-35752-130-a2-sh2.pdf 2007-03-05