EN 55
3139 785 32540
7.
Circuit Diagram and PWB Layout
HDMI Board: Circuit Diagram (Part 1)
COM
OUT
IN
14
17
18
19
20
16
15
3
4
5
28
27
26
25
24
23
22
1
VDD
0
2
8
7
6
VDDQ
VSS
VSSQ
NC
BA
2k-1
0
A
D
DQM
13
12
11
10
9
8
7
6
5
4
3
2
1
0
9
10
21
0
1
CLK
CKE
CS
WE
CAS
RAS
0
1
2
3
31
30
29
P1
P2,P4
DECOUPLING CAP FOR FLI2301/ FLI2310
G
H
P1,P2,P4
DECOUPLING CAP FOR FLI2301 / FLI2310
II0
P2,P4
F101 A12
F102 A12
F103 B12
3163 E11
3174 C2
3175 D1
3177 G8
3178 G8
3172 I10
3173 E10
P2,P4
3188 E9
3179 D9
3180 D9
3196 E9
3197 F9
3119 I3
3120 I4
4100 H1
4101 H1
4102 D1
4103 D1
3154 D9
3155 D9
P2,P4
*
3191 D2
3192 D1
3125 I4
3126 I5
3198 F9
3199 F9
P2
P2,P4
4107 B4
3148 I6
3149 I6
5100 A12
5101 A12
5102 B12
5103 A13
7100 C3
7101 C12
3187 E9
3141 I6
4105 A10
4106 B3
P2,P4
P1
3146 I6
3147 I6
2153 G2
2154 A10
3168 G1
3169 F8
3152 B2
3153 B3
2159 E1
3100 B4
3170 H10
3171 H10
3128 I5
3129 I4
P2,P4
*
P1
P2,P4
7103 A11
7121 G11
7122 H11
F100 A11
P2,P4
P1
3162 E10
3112 I3
3164 E10
3165 D9
3166 D9
3167 G10
3117 I3
3118 I4
2123 A8
2124 A8
3189 E9
3190 D2
2157 C3
2158 C2
2130 B12
2131 B12
*
P1
*
3130 I5
3131 I5
3132 I5
3133 I5
3181 D9
3182 E9
3183 F8
3184 E9
3185 E9
3186 E9
3140 I7
2146 C12
3142 I6
3143 I6
3144 I6
3145 I6
2151 C6
2152 E11
*
3150 C7
3151 G1
P1
14
1
P1
3127 I4
DECOUPLING CAP FOR FLI2301 / FLI2310
P2,P4
3134 I5
3135 I5
3136 I5
3137 I5
3160 E10
3161 E11
Provision
2147 C13
2148 B10
2149 B10
2150 F9
2121 B8
2122 A8
2103 A12
2104 A13
2155 B12
2156 C2
13
2109 C5
2110 A7
P1
*
P1
3138 I5
3139 I5
P1
P1
P2,P4
AP1
P-scan_DeInterlacer
AZ1
P2,P4
P1
9
10
P1
P1
*
P1
P1
*
*
P1
2101 A5
2102 A12
G
H
2126 A9
2127 A9
2128 A9
E
F
*
P1
*
P2
*
P2,P4
*
P2,P4
P1
*
2136 B9
2137 B9
7
8
3121 I4
3122 I4
3123 I4
3124 I4
2144 C13
2145 C12
P1,P2,P4
P1
P2,P4
P1
2119 A6
2120 B8
F
P2,P4
8
I
2125 A8
11
A
B
C
D
B
C
2
P2,P4
P1
3101 B5
3102 B5
3103 C1
3104 D1
3156 D9
3157 D9
3109 G1
3110 G1
3111 G1
P1
3113 I3
3114 I3
3115 I4
3116 I3
2134 B10
2135 B10
2138 A9
2139 B9
2111 A6
2112 A6
2140 B13
2141 B13
2142 C13
2143 C13
2117 B8
2118 A5
14
A
P2
3
P1
P1
P1
2108 A6
9
10
P1
1
2113 B8
2114 A5
AV3
*
P2,P4
P2,P4
3158 I7
3159 I7
3107 G1
3108 G1
P2,P4
P1
2132 B12
2133 B13
2
*
P2,P4
P2,P4
6
7
3
4
5
6
12
13
*
11
12
I
1101 B3
2100 A12
2105 B6
2106 A5
2107 B12
P1
P1
P2,P4
*
2115 A5
2116 A6
D
E
P2,P4
3105 H1
3106 H1
*
*
*
*
*
*
4
5
100n
2119
1R0
3172
+3V3D_V
BSN20
7121
3164
47R
3125
47R
47R
3156
3118
47R
2126
100n
47R
3179
3111 47R
3130
47R
DAC
47R
3155
5102
4100
47R
3126
3129
4102
47R
2106
100n
10K
3153
3131
47R
3199
47R
F102
3122
47R
3180
47R
3190
10K
2116
100n
3189
47R
47R
3147
3137
47R
3152
22R
PLL
16V
2108
10u
47R
3160
2152
10p
47R
3134
2100
47u
47R
3140
2102
220n
2101
100n
3121
47R
3185
47R
3133
47R
4106
2113
100n
2142
220n
2111
100n
2148
100n
47R
3184
3171
4K7
5101
+3V3D_V
2127
100n
100n
2138
220n
2147
4107
47R
3162
47R
3183
22R
3107
47R
3124
3151
22R
3136
47R
PLL
47R
3197
3178
22R
F103
DAC
47R
3188
2141
220n
22R
3104
3161
47R
47R
3187
220n
2146
2114
100n
2158
22p
47R
3123
100n
2122
3169
22R
2118
100n
47R
3139
47R
3138
3186
47R
47K
3168
100n
2121
3157
47R
47R
3159
DAC
100n
2154
3142
47R
3103
22R
47R
3114
22p
2159
16V
2155
10u
3144
47R
2120
100n
4K7
3167
220n
3173
22R
2143
22R
3108
3101
150R
3141
47R
220n
2131
2130
220n
2150
2132
10p
220n
3112
47R
47R
3119
3149
1
3
47R
LF18ABDT
7103
2
47R
3120
3170
1R0
2156
22p
3154
47R
100n
2128
5100
4K7
3150
47R
3145
3102
27R
2124
100n
3192
10K
4103
47R
3132
DAC
2145
220n
100n
2149
10K
3191
47R
3198
2117
100n
F100
2109
100n
47R
3117
3146
47R
47R
3148
60R
5103
46
52
78
84
17
75
81
44
58
72
86
6
12
32
38
1
15
29
43
3
9
35
41
49
55
28
59
14
21
30
57
69
70
73
19
7
54
56
8
10
11
13
74
76
16
71
5
37
39
40
42
45
47
48
50
51
53
4
77
79
80
82
83
85
31
33
34
36
64
65
66
22
23
18
67
68
20
2
25
26
24
27
60
61
62
63
MT48LC2M32B2P-5:G
7101
2M x 32
SDRAM
100n
2123
3181
47R
10R
3100
100n
2136
3106 10K
2125
100n
22R
3177
2144
220n
100n
2105
47R
3158
3109 47R
47R
3115
100n
2137
1101
27M
3116
47R
3166
47R
2134
100n
47R
3135
4105
2157
22p
3110 47R
100n
2112
2151
100n
100p
2153
220n
2133
2107
47u
3143
47R
PLL
100n
2110
47u
2103
4101
22R
3174
10K
3105
F101
VSS9
194
VSScore1
17
VSScore2
37
VSScore3
69
VSScore4
81
VSScore5
97
VSScore6
124
VSScore7
139
VSScore8
198
VSYNC1_PORT1
2
VSYNC2_PORT1
6
VSYNC_PORT2
207
XTAL_IN
191
XTAL_OUT
192
VDDcore1
16
VDDcore2
36
VDDcore3
68
VDDcore4
80
VDDcore5
96
VDDcore6
123
VDDcore7
138
VDDcore8
197
VSS1
9
VSS2
31
VSS3
49
VSS4
63
VSS5
89
VSS6
113
VSS7
129
VSS8
147
TEST0
188
TEST1
189
TEST2
190
TEST3
115
TEST_IN
90
TEST_OUT0
116
TEST_OUT1
117
VDD1
8
VDD2
30
VDD3
48
VDD4
62
VDD5
88
VDD6
112
VDD7
128
146
VDD8
VDD9
193
84
SDRAM_DATA_29
85
SDRAM_DATA_3
53
SDRAM_DATA_30
86
SDRAM_DATA_31
87
SDRAM_DATA_4
54
SDRAM_DATA_5
55
SDRAM_DATA_6
56
SDRAM_DATA_7
57
SDRAM_DATA_8
58
SDRAM_DATA_9
59
SDRAM_DQM
110
SDRAM_RASN
105
SDRAM_WEN
104
TEST
42
SDRAM_DATA_14
66
SDRAM_DATA_15
67
SDRAM_DATA_16
70
SDRAM_DATA_17
71
SDRAM_DATA_18
72
SDRAM_DATA_19
73
SDRAM_DATA_2
52
SDRAM_DATA_20
74
SDRAM_DATA_21
75
SDRAM_DATA_22
76
SDRAM_DATA_23
77
78
SDRAM_DATA_24
SDRAM_DATA_25
79
SDRAM_DATA_26
82
SDRAM_DATA_27
83
SDRAM_DATA_28
SDRAM_ADDR_6
95
SDRAM_ADDR_7
94
SDRAM_ADDR_8
93
SDRAM_ADDR_9
92
SDRAM_BA0
108
SDRAM_BA1
107
SDRAM_CASN
106
114
SDRAM_CLKIN
SDRAM_CLKOUT
111
SDRAM_CSN
109
SDRAM_DATA_0
50
SDRAM_DATA_1
51
SDRAM_DATA_10
60
SDRAM_DATA_11
61
SDRAM_DATA_12
64
SDRAM_DATA_13
65
R|V|PR_OUT_1
137
R|V|PR_OUT_2
140
R|V|PR_OUT_3
141
R|V|PR_OUT_4
142
R|V|PR_OUT_5
143
R|V|PR_OUT_6
144
R|V|PR_OUT_7
145
SCLK
45
SDATA
46
SDRAM_ADDR_0
103
SDRAM_ADDR_1
102
SDRAM_ADDR_10
91
SDRAM_ADDR_2
101
SDRAM_ADDR_3
100
SDRAM_ADDR_4
99
SDRAM_ADDR_5
98
IN_CLK2_PORT1
10
IN_SEL
41
OE
156
PLL_PVDD
157
PLL_PVSS
158
RESET_N
47
R|Cr|CbCr_0
21
R|Cr|CbCr_1
22
R|Cr|CbCr_2
23
R|Cr|CbCr_4
25
R|Cr|CbCr_5
26
R|Cr|CbCr_6
27
R|Cr|CbCr_7
28
R|Cr|Cb|Cr_3
24
R|V|PR_OUT_0
136
G|Y|Y_5
38
G|Y|Y_6
39
G|Y|Y_7
40
G|Y|Y_OUT_0
148
G|Y|Y_OUT_1
149
150
G|Y|Y_OUT_2
G|Y|Y_OUT_3
151
G|Y|Y_OUT_4
152
G|Y|Y_OUT_5
153
G|Y|Y_OUT_6
154
G|Y|Y_OUT_7
155
HSYNC1_PORT1
1
HSYNC2_PORT1
5
HSYNC_PORT2
208
IN_CLK1_PORT1
4
DAC_RSET
180
DAC_R_OUT
176
DAC_VDD
168
DAC_VREFIN
182
DAC_VREFOUT
181
169
DAC_VSS
DEV_ADDR0
44
DEV_ADDR1
43
FIELD_ID1_PORT1
3
FIELD_ID2_PORT1
7
FIELD_ID_PORT2
206
G|Y|Y_0
29
G|Y|Y_1
32
G|Y|Y_2
33
G|Y|Y_3
34
G|Y|Y_4
35
D1_IN_7
205
DAC_AVDD
183
DAC_AVDDB
171
DAC_AVDDG
174
DAC_AVDDR
177
184
DAC_AVSS
DAC_AVSSB
172
DAC_AVSSG
175
DAC_AVSSR
178
DAC_B_OUT
170
DAC_COMP
179
DAC_GR_AVDD
186
DAC_GR_AVSS
185
DAC_G_OUT
173
DAC_PVDD
187
DAC_PVSS
167
B|U|Pb_OUT_6
134
B|U|Pb_OUT_7
135
CLKOUT
125
CLK_PORT2
195
CTLOUT0
118
CTLOUT1
119
CTLOUT2
120
CTLOUT3
121
CTLOUT4
122
D1_IN_0
196
D1_IN_1
199
D1_IN_2
200
D1_IN_3
201
D1_IN_4
202
D1_IN_5
203
D1_IN_6
204
AVSS_PLL_BE1
159
AVSS_PLL_BE2
162
B|Cb|D1_0
11
B|Cb|D1_1
12
B|Cb|D1_2
13
B|Cb|D1_3
14
B|Cb|D1_4
15
B|Cb|D1_5
18
B|Cb|D1_6
19
B|Cb|D1_7
20
B|U|Pb_OUT_0
126
B|U|Pb_OUT_1
127
B|U|Pb_OUT_2
130
B|U|Pb_OUT_3
131
B|U|Pb_OUT_4
132
B|U|Pb_OUT_5
133
7100
AVDDPLL_FE
165
AVDDPLL_SDI
164
AVDD_PLL_BE1
160
AVDD_PLL_BE2
161
AVSSPLL_FE
166
AVSSPLL_SDI
163
FLI2310
3196
47R
220n
2140
47R
3128
BSN20
7122
2139
100n
47R
3127
6.3V 47u
2104
100n
2135
47R
3182
47R
3113
3165
47R
100n
2115
3175
22R
47R
3163
+3V3_DAC
P_VSYNC
P_HSYNC
+1V8_PLL
C(6)
C(5)
C(4)
C(2)
C(1)
C(0)
YB(7)
YB(6)
YB(5)
YB(4)
YB(3)
YB(2)
YB(1)
YB(0)
+1V8_DAC
+1V8_CORE
+1V8_CORE
+1V8_CORE
+1V8_CORE
+3V3_D
+3V3_D
+3V3_D
+3V3_D
+3V3_D
WEN
RASN
SRAM_DQM
CSN
CASN
BA1
BA0
C(3)
C(7)
+3V3_D
+3V3_MEM
SRAM_DQM
27M_CLK
CLK
27M_CLK
27M_CLK
DATA(2)
DATA(19)
DATA(18)
DATA(17)
DATA(16)
DATA(15)
DATA(14)
DATA(13)
DATA(12)
DATA(11)
DATA(10)
DATA(1)
DATA(0)
CSN
+3V3_MEM
ADD(9)
ADD(8)
ADD(7)
ADD(6)
ADD(5)
ADD(4)
ADD(3)
ADD(2)
ADD(10)
ADD(1)
ADD(0)
SDA_5V
+3V3_D
RESET_SII
+1V8_HDMI
SDA_3V3
SCL_3V3
DATA(9)
DATA(8)
DATA(7)
DATA(6)
DATA(5)
DATA(4)
DATA(31)
DATA(30)
DATA(3)
DATA(29)
DATA(28)
DATA(27)
DATA(26)
DATA(25)
DATA(24)
DATA(23)
DATA(22)
DATA(21)
DATA(20)
DATA(17)
DATA(18)
DATA(10)
DATA(11)
DATA(12)
DATA(13)
DATA(5)
DATA(6)
DATA(7)
DATA(8)
DATA(9)
DATA(0)
DATA(1)
DATA(2)
DATA(3)
DATA(4)
+3V3_D
+3V3_D
+1V8_CORE
+3V3_D
SCL_5V
RASN
WEN
CASN
BA1
BA0
ADD(0)
ADD(5)
ADD(4)
ADD(3)
ADD(2)
ADD(1)
ADD(10)
ADD(9)
ADD(8)
ADD(7)
ADD(6)
DATA(28)
DATA(29)
DATA(30)
DATA(31)
DATA(23)
DATA(24)
DATA(25)
DATA(26)
DATA(27)
DATA(19)
DATA(20)
DATA(21)
DATA(22)
DATA(14)
DATA(15)
DATA(16)
+1V8_DAC
RESET
HSYNC
VSYNC
SCL_3V3
SDA_3V3
P_CLK
+3V3_DAC
+1V8_PLL
UVA(1)
UVA(0)
YA(0)
UVA(6)
UVA(5)
UVA(4)
UVA(3)
UVA(2)
UVA(9)
UVA(8)
YA(1)
UVA(7)
YA(6)
YA(5)
YA(4)
YA(3)
YA(2)
YA(9)
YA(8)
YA(7)
CLK
CLK
+1V8_PLL
+1V8_CORE
3139-243-35752-130-a2-sh1.pdf 2007-03-05