List of Figures
Technical Data
MC68HC908GP32
•
MC68HC08GP32
—
Rev. 6
26
List of Figures
MOTOROLA
Figure
Title
Page
18-7
Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
18-8
Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
18-9
SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . . 260
18-10 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . . 263
18-11 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . . 265
18-12 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . . 268
18-13 Flag Clearing Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
18-14 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . . 272
18-15 SCI Data Register (SCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
18-16 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . . 274
19-1
SIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279
19-2
SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . 280
19-3
CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
19-4
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
19-5
Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
19-6
Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
19-7
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
19-8
Interrupt Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
19-9
Interrupt Recovery Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
19-10 Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
19-11 Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . . 291
19-12 Interrupt Status Register 1 (INT1). . . . . . . . . . . . . . . . . . . . . .293
19-13 Interrupt Status Register 2 (INT2). . . . . . . . . . . . . . . . . . . . . .293
19-14 Interrupt Status Register 3 (INT3). . . . . . . . . . . . . . . . . . . . . .294
19-15 Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .296
19-16 Wait Recovery from Interrupt or Break . . . . . . . . . . . . . . . . . . 296
19-17 Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . . 296
19-18 Stop Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
19-19 Stop Mode Recovery from Interrupt or Break . . . . . . . . . . . . . 298
19-20 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . 298
19-21 SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . . 300
19-22 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . 301
20-1
SPI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . 305
20-2
SPI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . 306
20-3
Full-Duplex Master-Slave Connections . . . . . . . . . . . . . . . . . 307
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
.
..