JVC TH-A30, Руководство по обслуживанию

Страница: 24 / 67

TH-A30
1-24
M12L64164A (AU13, AU14) : SDRAM
1.Pin layout
3.Block diagram
2.Pin function
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
VSS
N C
U D Q M
CLK
CKE
N C
A11
A9
A8
A7
A6
A5
A4
VSS
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
VDD
L D Q M
W E
C A S
R A S
C S
A13
A12
A10/AP
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
L(U)DQM
DQ
Mode
Register
C
o
n
tr
o
l Lo
gi
c
Column
Address
Buffer
&
Refresh
Counter
Row
Address
Buffer
&
Refresh
Counter
Bank D
Ro
w
De
c
o
d
e
r
Bank A
Bank B
Bank C
Sense Amplifier
Column Decoder
Data Control Circuit
La
tc
h
C
ir
c
uit
In
p
u
t &
O
u
tp
u
t
Bu
ff
e
r
Address
Clock
Generator
CLK
CKE
C
o
mma
nd
D
e
c
o
de
r
CS
RAS
CAS
WE
Symbol
CLK
CS
CKE
A0 ~ A11
A12 , A13
RAS
CAS
WE
L(U)DQM
DQ0 ~ DQ15
VDD / VSS
VDDQ / VSSQ
NC
Function
System Clock
Chip Select
Clock Enable
Address
Bank Select Address
Row Address Strobe
Column Address Strobe
Write Enable
Data Input / Output Mask
Data Input / Output
Power Supply / Ground
Data Output Power / Ground
No Connection