TMP91C824
91C824-92
2008-02-20
Figure 3.7.2 TMRA23 Block Diagram
R
un/
c
lear
Pres
c
aler
c
lo
ck:
φ
T0
TA
2
T
R
G
T
A23M
O
D
<P
W
M
21:
20
>
Se
le
c
to
r
8-bit
c
o
m
parat
o
r
(C
P
3
)
8-bit
up
c
ount
er
(U
C
2
)
8-
bit
t
im
e
r
regi
s
ter
TA
3
RE
G
8-b
it
c
o
m
par
at
or
(C
P2)
Ma
tc
h
det
ec
t
R
egi
s
ter b
u
ff
e
r 2
TA
2
3
R
UN
<
T
A
2
RDE
>
TA
2
3
R
UN
<TA
2
RUN
>
φ
T1
φ
T4
φ
T1
6
2
n
Ov
er
fl
o
w
TM
RA
2
int
err
upt
out
pu
t:
IN
TTA
2
T
A23M
O
D
<
T
A
2
3M
1:
0
>
TM
RA
2
ma
tch
o
u
tp
u
t:
TA
2
T
RG
Selec
tor
φ
T1
φ
T1
6
φ
T
256
Int
ernal bu
s
TA
2
3
M
O
D
<T
A
3
C
L
K
1
:0
>
Ma
tc
h
de
te
c
t
TM
RA
3
int
err
up out
put
:
IN
TT
A
3
TA
2
3
RU
N<
TA
3
R
U
N
>
>
Ti
m
e
r
flip-f
lop
TA
3
F
F
TA
3
FFCR
T
im
e
r f
lip
-f
lop
out
put
:
TA
3
O
UT
512
256
128
64
32
16
8
4
2
φ
T1
φ
T4
φ
T1
6
φ
T
256
Pr
e
s
c
a
le
r
TA
2
3
R
UN
<
T
A23PR
U
N
>
In
te
rn
a
l b
u
s
8-bit
u
p
c
ount
er
(U
C
3
)
8
-bit
t
im
er
regi
s
te
r
TA
2
R
E
G
T
A23M
O
D
<T
A
2
C
L
K
1
:0
>
