5
8
TCM2.0E LA
7.
Circuit Diagrams and PWB Layouts
SSB v2: SDRAM
RDQ
S
0
RDQM0
RDQ0
RDQ1
RDQ2
RDQ
3
RDQ4
RDQ5
RDQ6
RDQ7
RDQ
S
1
RDQM1
RDQ
8
RDQ9
RDQ10
RDQ11
RDQ12
RDQ1
3
RDQ14
RDQ15
RVREF0
RC
S
_
RA0
RA7
RWE_
RBA0
RA6
RBA1
RA5
RRA
S
_
RA
8
RA10
RA4
RCA
S
_
RA12
RCKE
RA11
RA9
RA
3
RA1
RA2
RCLK0_
RCLK0
GND
GND
GND
GND
GND
GND
GND
GND
GND/ADJ
OUT
VIN
4
GND
GND
A0
A1
A10/AP
A11
A12
A2
A
3
A4
A5
A6
A7
A
8
A9
BA0
BA1
CKE
CLK
DQ0
DQ1
DQ10
DQ11
DQ12
DQ1
3
DQ14
DQ15
DQ2
DQ
3
DQ4
DQ5
DQ6
DQ7
DQ
8
DQ9
LDM
LDQ
S
NC
NC1
NC2
NC
3
NC4
NC5
NC6
UDM
UDQ
S
VDD
VDD1
VDD2
VDDQ
VDDQ1
VDDQ2
VDDQ
3
VDDQ4
VREF
V
SS
V
SS
1
V
SS
2
V
SS
Q
V
SS
Q1
V
SS
Q2
V
SS
Q
3
V
SS
Q4
CLK
CA
S
RA
S
WE
C
S
GND
REFEN
VCNTL
NC1
NC
3
VOUT
NC2
VIN
A
3
2
1
F
E
D
C
B
8
7
6
5
5
4
3
2
1
F
E
D
C
B
A
4
6
7
8
1.25 x (1+120/110) = 2.6V
C
3
49 I
S
CLO
S
E TO PIN
33
OF DDR
+1V
3
D
R29
2R2
R27
2R2
+5V
R2
8
2R2
C2
8
0
0.1U
C
3
49
220U
16V
L21
3
600R
DDRV
C
3
15
100U
6V
3
C200
100U
6V
3
C216
1U
C
3
16
1U
2
3
6
5
8
4
7
1
U200
RT9199
1
2
3
4
5
6
7
8
R272
47R
1
2
3
4
5
6
7
8
R2
8
6
75R
C217
47U
6V
3
C215
4U7
16V
220U
C
3
14
C
3
04
0.1U
MEM_DQ12
MEM_DQ1
3
1
2
3
4
5
6
7
8
R2
8
2
75R
MEM_CA
S
#
MEM_RA
S
#
MEM_WE#
MEM_C
S
#
MEM_ADDR10
MEM_BA0
1
2
3
4
5
6
7
8
R2
8
1
75R
MEM_ADDR0
29
3
0
2
8
41
42
3
1
3
2
3
5
3
6
3
7
38
3
9
40
26
27
44
45
2
4
57
59
60
62
6
3
65
5
7
8
10
11
1
3
54
56
20
16
14
17
19
25
4
3
50
5
3
47
51
1
1
8
33
3
9
15
55
61
49
3
4
66
4
8
52
6
12
5
8
64
46
22
2
3
21
24
U204
3
2M
*
16DDR
MEM_DQ14
1
2
3
4
5
6
7
8
R271
47R
1
2
3
4
5
6
7
8
R274
47R
1
2
3
4
5
6
7
8
R2
8
7
75R
1
2
3
4
5
6
7
8
R2
8
5
75R
1
2
3
4
5
6
7
8
R2
88
75R
R256
75R
1
2
3
4
5
6
7
8
R2
83
75R
1
2
3
4
5
6
7
8
R2
8
0
75R
1
2
3
4
5
6
7
8
R2
8
4
75R
1
2
3
4
5
6
7
8
R279
47R
1
2
3
4
5
6
7
8
R27
8
47R
1
2
3
4
5
6
7
8
R277
47R
1
2
3
4
5
6
7
8
R276
47R
1
2
3
4
5
6
7
8
R275
47R
47R
R251
L226
600R
+1V
3
D
600R
L225
L224
600R
DDRV_IC
DDRV
MEM_VREF
+1V
3
D
DDRV
+1V
3
D
MEM_VREF
R250
47R
47R
R249
R24
8
47R
R269
1K
0R
R265
C
3
06
0.1U
0.1U
C
3
0
3
0.1U
C
3
02
0.1U
C2
8
6
R26
3
120R
R262
110R
1
2
3
4
U201
LD1117
S
R261
100R
MEM_DQ15
MEM_DQ
8
MEM_DQ9
MEM_DQ10
MEM_DQ11
RDQ12
RDQ1
3
RDQ14
RDQ15
RDQ
S
1
RDQM1
RDQM0
RDQ
S
0
RDQ7
RDQ6
RDQ5
RDQ4
RDQ
3
RDQ2
RDQ1
RDQ0
MEM_DQ
S
1
MEM_DQM1
MEM_DQM0
MEM_DQ
S
0
MEM_DQ7
MEM_DQ6
MEM_DQ5
MEM_DQ4
MEM_DQ
3
MEM_DQ2
MEM_DQ1
MEM_DQ0
MEM_ADDR1
MEM_ADDR2
MEM_ADDR
3
R252
75R
MEM_ADDR
8
MEM_ADDR9
MEM_ADDR11
MEM_ADDR12
MEM_CLKEN
MEM_ADDR4
MEM_ADDR5
MEM_ADDR6
MEM_ADDR7
MEM_BA1
RA9
RA10
RBA1
RBA0
RC
S
#
RA
3
RA2
RA1
RA0
MEM_ADDR
3
MEM_ADDR2
MEM_ADDR1
MEM_ADDR0
MEM_ADDR10
MEM_BA1
MEM_BA0
MEM_C
S
#
MEM_RA
S
#
MEM_CA
S
#
MEM_WE#
RRA
S
#
RCA
S
#
RWE#
RA4
RA5
RA6
RA7
MEM_ADDR4
MEM_ADDR5
MEM_ADDR6
MEM_ADDR7
RA
8
RA11
RA12
MEM_ADDR
8
MEM_ADDR9
MEM_ADDR11
MEM_ADDR12
RDQ
S
0
RDQM0
RDQ0
RDQ1
RDQ2
RDQ
3
RDQ4
RDQ5
RDQ6
RDQ7
RDQ
S
1
RDQM1
RDQ
8
RDQ9
RDQ10
RDQ11
RDQ12
RDQ1
3
RDQ14
RDQ15
MEM_VREF
RC
S
#
RA0
RA7
RWE#
RBA0
RA6
RBA1
RA5
RRA
S
#
RA
8
RA10
RA4
RCA
S
#
RA12
RCKE
RA11
RA9
RA
3
RA1
RA2
RCLK0#
RCLK0
0.1U
C2
8
1
C2
83
0.1U
0.1U
C2
8
2
C2
8
7
0.1U
C2
8
5
0.1U
0.1U
C2
8
4
C295
0.1U
0.1U
C294
C29
3
0.1U
0.1U
C292
C291
0.1U
0.1U
C290
C2
8
9
0.1U
0.1U
C2
88
C299
0.1U
0.1U
C29
8
C297
0.1U
0.1U
C296
C
3
01
0.1U
0.1U
C
3
00
R25
3
75R
MEM_ADDR1
3
R254
75R
75R
R255
75R
R257
R25
8
22R
R259
22R
R260
22R
R26
8
100K
C
3
05
0.1U
100K
R267
0R
R266
0R
R264
MEM_C
S
#
MEM_WE#
MEM_RA
S
#
MEM_CA
S
#
MEM_CLK0#
MEM_VREF
MEM_DQ
S
1
MEM_DQM1
MEM_ADDR1
3
MEM_DQ
S
0
MEM_DQM0
MEM_DQ9
MEM_DQ
8
MEM_DQ7
MEM_DQ6
MEM_DQ5
MEM_DQ4
MEM_DQ
3
MEM_DQ2
MEM_DQ15
MEM_DQ14
MEM_DQ1
3
MEM_DQ12
MEM_DQ11
MEM_DQ10
MEM_DQ1
MEM_DQ0
MEM_CLK0
MEM_CLKEN
MEM_BA1
MEM_BA0
MEM_ADDR9
MEM_ADDR
8
MEM_ADDR7
MEM_ADDR6
MEM_ADDR5
MEM_ADDR4
MEM_ADDR
3
MEM_ADDR2
MEM_ADDR12
MEM_ADDR11
MEM_ADDR10
MEM_ADDR1
MEM_ADDR0
RCKE
MEM_CLKEN
RCLK0
RCLK0#
MEM_CLK0
MEM_CLK0#
+1V
3
D
DDRV_IC
+5V
11
1
3
9
8
7
6
5
4
3
2
17
15
19
20
21
22
2
3
24
25
26
5
3
46
47
3
6
40
4
3
3
7
44
38
42
3
5
45
3
9
41
3
2
3
1
33
3
4
51
49
50
2
8
29
U20
3
MT5
33
5PKU
RDQ
8
RDQ9
RDQ10
RDQ11
5
4
7
2
1
3
6
8
47R
R27
3
1795
3
_5
3
1_090
33
0.ep
s
090
33
1
S
DRAM
B11
B11