EN 139
3139 785 32804
8.
IC Internal Block Diagrams
PIN CONFIGURATION
Table 1
Pin Configuration (BGA 256 top view)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
A
AUX3A
NC
AUX2B
AUX1A
IN2_Left
V
DDA(3V3)
OUT1_Left
IF_AGC
I2S_I_1_WS
I2S_O_S
RST_
OUT_N
V
SSD(3V3)
VIP_HCT
L
V
SSD
VIP_D6
VIP_D5
B
AUX3B
NC
AUX2A
IN3_Left
IN2_Right
VRPOS_ADC
OUT1_Right
NC
V
SSD
SPDIF_I
IR_OUT
V
DDD(3V3)
VIP_CLK
V
DDD(3V3)
VIP_D3
VIP_D4
C
AGND1
VSYNC
AUX1B
VREF_ADC
IN1_Left
VRNEG_ADC
V
DDA(3V3)
I2S_I_2_SD
V
DDD(3V3)
SPDIF_O
V
DDD(1V8)
GPIO_0
VIP_D7
V
DDD(3V3)
V
SSD
VIP_D2
D
V
DDA
(3V3)
V
DDA(1V8)
V
SSA
IN3_Right
IN1_Right
VREF_DAC
V
DDD(1V8)
I2S_I_2_SCK
I2S_O_
SD_AUX
V
DDD(1V8)
IR_IN
VIP_RSN
DI_E_7
PP_SEL
VIP_D0
VIP_D1
E
V_IOUTN
V_IOUTP
S_IOUTN
S_IOUTP
V
SSA
V
SSA
OUT2_Right
I2S_I_2_WS
I2S_O_
AMCLK
NC
GPIO_1
V
SSD
V
DDD(1V8)
V
DDD(3V3)
V
SSD
DI_E_6
F
AI11
IF_NEG
IF_POS
DAC_
Bias
V
DDA(3V3)
VREF0
OUT2_Left
I2S_I_1_SD
I2S_O_SCK
V
SSD
V
SSD
DI_E_1
DI_E_2
DI_E_3
DI_E_4
DI_E_5
G
AI13
AI12
V
DDA(3V3)
V
SSA
V
SSA
V
DDA(3V3)
V
SSD
I2S_I_1_SCK
I2S_O_WS
V
SSD
DI_B_VS
DI_B_DQ
DI_A_8
DI_A_9
DI_E_0
V
DDD(3V3)
H
AI23
AI22
AI21
V
SSA
V
DDA(3V3)
AI1D
NC
V
SSD
DI_B_HS
NC
NC
NC
NC
NC
NC
V
DDD(3V3)
J
NC
V
DDA(1V8)
V
SSA
V
DDA(3V3)
AI2D
V
SSA
V
DDA(3V3)
NC
V
SSD
DI_A_CLK
V
DDD(1V8)
V
SSD
DI_B_5
DI_B_6
DI_B_7
DI_B_
CLK
K
V
SSA
V
SSA
AOUT2
V
DDA(3V3)
AOUT1
RES_REF_V
NC
DI_A_2
DI_A_3
V
SSD
DI_B_0
DI_B_1
DI_B_2
DI_B_3
DI_B_4
V
DDD(3V3)
L
AI33
AI32
AI31
V
DDA(3V3)
V
SSA
AGND2
XTOUT
SI_VSYNC
DI_A_4
DI_A_
LOCK
V
SSD
DVO_ODE
V
DVO_DQ
DVO_D_C
LK
V
DDD(3V3)
V
SSD
M
V
SSA
V
SSA
V
DDA(3V3)
AI3D
NC
NC
D_CON_1
NC
V
SSD
DI_A_VAL
DVO_C_0
V
SSD
V
DDD(3V3)
V
SSD
DVO_VS
GPIO_2
N
AI41
AI40N
AI40P
V
DDA(3V3)
SDA
INT_A
D_CON_2
V
SSD
DI_A_5
V
DDD(1V8)
V
DDD(1V8)
V
SSD
DVO_C_6
DVO_D_7
DVO_CLK
_C
DVO_HS
P
NC
AI43
AI42
TDO
SCL_SILENT
CE
V
DDD(1V8)
DI_A_0
DI_A_6
V
DDD(3V3)
DVO_C_1
DVO_C_3
DVO_C_7
DVO_D_0
DVO_D_5
DVO_D_6
R
V
DDA(3V3)
AI4D
TCK
TDI
SDA_SILENT
V
SSA
V
DDA(1V8)
DI_A_1
V
DDD(3V3)
V
SSD
DVO_C_2
DVO_C_4
V
DDD(3V3)
DVO_D_1
DVO_D_3
V
SSD
T
V
SSA
TRST_N
TMS
SCL
NC
XTALI
XTALO
V
DDD(3V3)
DI_A_7
DI_A_SOP
V
DDD(3V3)
DVO_C_5
V
SSD
DVO_D_2
DVO_D_4
V
DDD(3V3)
Analog Processing Pins
Digital Processing Pins
Figure 8-9
http://www.jdwxzlw.com/?fromuser=华盛维修
家电维修资料网,免费下载各种维修资料