1-49
RX-DV5RSL
3.Pin function
1.Pin layout
K4S643232E-TC60 / K4S643232E-TC70 (IC505) : SDRAM
2. Block diagram
Bank Select
CLK
CLK
CKE
CS
RAS
CAS
WE
LCKE
ADD
Ro
w Buff
er
Refresh Counter
Col.
Buff
er
Ro
w Decoder
Output Buff
er
I/O Control
Sense AMP
Data Input Register
LWE
LWE
LCBR
LCAS
LWCBR
LRAS
LCBR
LRAS
LDQM
LDQM
DQI
DQM
Timing Register
Latency & Burst Length
Column Decoder
Programming Register
Address Register
512K 32
512K 32
512K 32
512K 32
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
N.C
VDD
DQM0
WE
CAS
RAS
CS
N.C
BA0
BA1
A10/AP
A0
A1
A2
DQM2
VDD
N.C
DQ16
VSSQ
DQ17
DQ18
VDDQ
DQ19
DQ20
VSSQ
DQ21
DQ22
VDDQ
DQ23
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
N.C
VSS
DQM1
N.C
N.C
CLK
CKE
A9
A8
A7
A6
A5
A4
A3
DQM3
VSS
N.C
DQ31
VDDQ
DQ30
DQ29
VSSQ
DQ28
DQ17
VDDQ
DQ26
DQ25
VSSQ
DQ24
VSS
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
Symbol
CLK
CS
CKE
A0~A10
BA0,1
RAS
CAS
WE
DQM0~3
DQ0~31
VDD/VSS
VDDQ/VSSQ
N.C
Function
System clock
Chip select
Clock enable
Address
Bank select address
Row address strobe
Write enable
Data input/output mask
Data input/output
Power supply/ground
Data output power/ground
Data output power/ground
No connection