23
(
3
)
Full configuration
(a)
8bit
D.OUT1
N.U.: Not used
D.OUT2
N.U.: Not used
Previous Cycle
T
CLK
12.5ns (80MHz) or 25ns (40MHz)
DA7-1 DA6-1 N.U.
DC7
DC6
DB7
DB6
DA7
DA6
DC3-1 DC2-1 N.U.
FVAL
LVAL
DC5
DC4
DC3
DC2
DB2-1 DB1-1 DC1
DC0
DB5
DB4
DB3
DB2
DB1
DA1-1 DA0-1 DB0
DA5
DA4
DA3
DA2
DA1
DA0
Next Cycle
TXOUT 0
TXCLKOUT
TXOUT 1
TXOUT 2
TXOUT 3
Previous Cycle
T
CLK
12.5ns (80MHz) or 25ns (40MHz)
DD7-1 DD6-1 N.U.
DF7
DF6
DE7
DE6
DD7
DD6
N.U.
N.U.
N.U.
FVAL
LVAL
DF5
DF4
DF3
DF2
N.U.
N.U.
DF1
DF0
DE5
DE4
DE3
DE2
DE1
DD1-1 DD0-1 DE0
DD5
DD4
DD3
DD2
DD1
DD0
Next Cycle
TYOUT 0
TYCLKOUT
TYOUT 1
TYOUT 2
TYOUT 3
Previous Cycle
T
CLK
12.5ns (80MHz) or 25ns (40MHz)
DD7-1 DD6-1 N.U.
N.U.
N.U.
DH7
DH6
DG7
DG6
N.U.
N.U.
N.U.
FVAL
LVAL
N.U.
N.U.
N.U.
N.U.
N.U.
N.U.
N.U.
N.U.
DH5
DH4
DH3
DH2
DH1
DD1-1 DD0-1 DH0
DG5
DG4
DG3
DG2
DG1
DG0
Next Cycle
TZOUT 0
TZCLKOUT
TZOUT 1
TZOUT 2
TZOUT 3
Summary of Contents for KP-FM200WCL
Page 6: ...E ...