Embedian, Inc.
49
SMARC-iMX8MM Computer on Module User’s Manual
v. 1.2
PCI
Express
interface
signals
are
exposed
on
the
SMARC
‐
iMX8MM
edge
connector
as
shown
below:
NXP
i.MX8M
Mini
CPU
SMARC
‐
iMX8MM
Edge
Golden
Finger
Net
Names
Note
Ball
Mode
Pin
Name
Pin#
Pin
Name
K27
ALT5
NAND_CLE__
GPIO3_IO5
S146
PCIE_WAKE#
PCIE_WAKE#
PCIe
wake
up
interrupt
to
host
PCI
Express
Port
A
M27
ALT5
NAND_CE2_B__
GPIO3_IO3
P75
PCIE_A_RST#
PCIE_A_RST#
Reset
Signal
for
external
devices.
B21
PCIE_CLK_P
P83
PCIE_
PCIE_
Differential
PCI
Express
Reference
Clock
Signals
for
Lanes
A
A21
PCIE_CLK_N
P84
PCIE_A_REFCK
‐
PCIE_A_REFCK
‐
B19
PCIE_RXN_P
P86
PC
PC
Differential
PCIe
Link
A
receive
data
pair
0
A19
PCIE_RXN_N
P87
PCIE_A_RX
‐
PCIE_A_RX
‐
B20
PCIE_TXN_P
P89
PC
PC
Differential
PCIe
Link
A
transmit
data
pair
0
A20
PCIE_TXN_N
P90
PCIE_A_TX
‐
PCIE_A_TX
‐
