Siemens SIMATIC PCIe DIO4, Краткое руководство по эксплуатации

Страница: 32 / 62

Beispiele und Registerbelegungen
4.3 Register
SIMATIC PCIe DIO4
30
Kompaktbetriebsanleitung, 11/2011, A5E03493449-01
Wenn CxCR.CSEL = "0", wird der Wert des Registers mit CxVR verglichen. Wenn
CxCR.CSEL = "1", wird der Wert des Registers mit CxCAPR verglichen. CxSR enthält das
Vergleichs-Ergebnis:
CxSR.CE CxVR/CxCAPR ist gleich CxCOMR.
CxSR.CG CxVR/CxCAPR ist größer CxCOMR.
CxSR.CS CxVR/CxCAPR ist kleiner CxCOMR.
CxRELR: Counter x Reload-Register (BASE + (x*0x100))
Wenn der Reload-Trigger CxTR3 aktiv ist, wird das Register in das Counter-Register CxVR
geschrieben.
Bit Zugriff Name Default Beschreibung
35..0 RW REL 0 Reload-Wert
CxCAPR: Counter x Capture-Register (BASE + (x*0x100))
Wenn der Capture-Trigger CxTR4 aktiv ist, wird der aktuelle Wert von CxVR in diesem
Register gesichert.
Bit Zugriff Name Default Beschreibung
35..0 RW CAP 0 Capture-Wert
PCIEIS: PCIe core Interrupt Status Register (BASE + 0x4040)
Das Register enthält das Interrupt-Statusbit des PCIe-Kernel.
Bit Zugriff Name Default Beschreibung
31...8 RO Reserved
7 RO IA 0 Interrupt active: Wenn dieses Bit gesetzt ist, meldet der
PCIe-Kernel dem System einen Interrupt.
6...0 RO Reserved 0
PCIEIE: PCIe core Interrupt Enable Register (BASE + 0x4050)
Das Register enthält das Interrupt-Enable-Bit des PCIe-Kernel. Alle Bits mit Ausnahme von
Bit 7 müssen erhalten und dauerhaft gesichert werden.
Bit Zugriff Name Default Beschreibung
31...8 RO Reserved
7 RW IE 0 Interrupt enable: Wenn dieses Bit gesetzt ist, leitet der
PCIe-Kernel Interrupts an das System weiter. Wenn
dieses Bit nicht gesetzt ist, wird kein Interrupt erzeugt,
auch nicht wenn GCR.IEN gesetzt ist.
6...0 RO Reserved 0