1-12-10
AH19
AE11
AJ15
AG12
AE15
AH13
AE7
AH15
AD15
AJ7
AJ13
AE13
AJ12
AF19
AJ16
AK14
AJ14
AJ10
AK10
AE12
AF14
AJ11
AK16
AJ6
AG16
AK12
AF13
AH11
AF11
F3
C0DS0
D1
VSSQ
A9
VSS
A10/AP
L7
A4
P8
R9
VDD
G3
C0XDS0
N9
VDD
K3
/CAS
0.1
C6215
BA2
IC6201
H5TQ1G63DFR-H9C
M3
B9
VSSQ
A3
N2
E1
VSS
A9
R3
N1
VDD
L2
/CS
D9
VDD
A2
P3
J2
VSS
NU
L1
A8
T8
B1
VSSQ
BA0
N8
K2
VDD
L3
/WE
B2
VDD
A1
P7
A7
R2
BA1
M2
G7
VDD
K1
ODT
240
R6213
A0
N3
A6
R8
A12
N7
G8
VSS
K8
VDD
DQU7
A3
NU
L9
D8
VSSQ
A5
P2
A11
R7
B3
VSS
A1
VDDQ
J3
/RAS
R1
VDD
M7
NU
100
R6216
0.1
C6203
0.1
C6202
270
R6211
270
R6208
P2
AH2
1K
R6203
1K
R6204
0.1
C6201
AJ1
IC6001(4/10)
*1
MN2WS0150A3
AD19
NU
J1
NU
J9
E7
C0DM0
DQU6
B8
DQU5
A2
DQU4
A7
DQU2
C8
DQU3
C2
DQU1
C3
DQU0
D7
DQL6
G2
DQL7
H7
DQL5
H8
DQL4
H3
DQL2
F2
DQL3
F8
DQL1
F7
DQL0
E3
T9
VSS
T1
VSS
P9
VSS
P1
VSS
M9
VSS
M1
VSS
J8
VSS
0.1
C6216
0.1
C6204
0.1
C6205
0.1
C6206
0.1
C6208
0.1
C6209
0.1
C6210
0.1
C6212
0.1
C6213
0.1
C6214
P-ON+1.5V
0.1
C6207
0.1
C6211
E9
VDDQ
A8
VDDQ
D2
VDDQ
C1
VDDQ
C9
VDDQ
F1
VDDQ
A13
T3
B7
C0XDS1
D3
C0DM1
C7
C0DS1
T2
/RESET
H2
VDDQ
H9
VDDQ
10
C6217
10
C6218
T7
NU
G9
VSSQ
E2
VSSQ
E8
VSSQ
G1
VSSQ
F9
VSSQ
K7
/CK
K9
CKE
CK
J7
H1
VREFDQ
M8
VREFCA
L8
ZQ
270
R6215
270
R6214
A9
R3
NU
L9
DQL3
F8
T7
NU
0.1
C6219
BA1
M2
NU
J9
R9
VDD
N1
VDD
D8
VSSQ
DQL1
F7
A13
T3
G7
VDD
E7
C0DM3
M8
VREFCA
0.1
C6225
K9
CKE
L2
/CS
A5
P2
DQL0
E3
D9
VDD
G9
VSSQ
A11
R7
T9
VSS
A2
P3
B3
VSS
0.1
C6222
T1
VSS
0.1
C6220
E2
VSSQ
T2
/RESET
J2
VSS
G3
C0XDS3
P9
VSS
10
C6233
K1
ODT
DQU6
B8
10
C6232
NU
L1
N9
VDD
P1
VSS
A1
VDDQ
240
R6219
DQU5
A2
H2
VDDQ
0.1
C6229
H9
VDDQ
A8
T8
K3
/CAS
M9
VSS
J3
/RAS
DQU4
A7
0.1
C6226
B1
VSSQ
0.1
C6230
0.1
C6221
0.1
C6227
M1
VSS
R1
VDD
DQU2
C8
E9
VDDQ
BA0
N8
J8
VSS
M7
NU
A0
N3
DQU3
C2
A8
VDDQ
K2
VDD
270
R6221
270
R6220
D2
VDDQ
DQU1
C3
L3
/WE
0.1
C6231
C1
VDDQ
A6
R8
CK
J7
DQU0
D7
0.1
C6223
K7
/CK
C9
VDDQ
H1
VREFDQ
DQL6
G2
BA2
IC6202
H5TQ1G63DFR-H9C
M3
F9
VSSQ
E8
VSSQ
B2
VDD
F3
C0DS3
F1
VDDQ
A12
N7
DQL7
H7
A1
P7
D1
VSSQ
L8
ZQ
G1
VSSQ
B9
VSSQ
G8
VSS
DQL5
H8
A9
VSS
0.1
C6224
A3
N2
0.1
C6228
C7
C0DS2
K8
VDD
DQL4
H3
A7
R2
D3
C0DM2
A10/AP
L7
B7
C0XDS2
E1
VSS
DQU7
A3
DQL2
F2
A4
P8
NU
J1
AK6
AJ4
AH5
AK3
AJ5
AF6
AK4
AG5
AK8
AG8
AH9
AF8
AF9
AG9
AG10
AE10
AE21
AG21
AD21
AJ21
AF21
AK22
AF20
AJ22
AJ17
AK18
AJ18
AF18
AE17
AD17
AH17
AF17
AG7
AJ20
AH7
AK7
AJ8
AH21
AJ19
AK20
AG14
AJ9
AF16
270
R6212
270
R6209
10K
R6207
P7
240
R6202
10K
R6201
C0XCK
C0DM3
C0DM1
C0DQ21
C0DQ10
C0DQ12
1
C0DQ30
C0XCS1
S
C0XCAS
C0DQ15
V
C0DQ19
C0DQ28
C0DQ4
C0DQ27
C0DS1
C0DQ26
C0DQ16
C0DQ20
W
C0DQ7
C0VREFDQ1
C0DQ25
C0XRAS
C0DQ14
3
T
C0DQ29
C0DQ8
C0CKE
C0DM2
C0VREFDQ2
C0DM0
C0DS2
C0DQ9
C0DQ23
C0DQ0
C0XWE
C0DQ22
C0DS0
C0DQ17
C0DS3
X
C0CK
C0DQ2
C0DQ6
C0DQ3
C0XCS0
4
2
C0DQ13
C0DQ1
C0DQ5
U
C0DQ31
C0ODT
C0DQ11
C0DQ18
C0DQ24
C0A4
C0A9
C0BA1
C0A3
C0A8
C0BA2
C0A2
C0A7
C0A12
C0A1
C0A6
C0A11
C0A0
C0A5
C0A10
C0BA0
C0BA2
C0BA0
C0BA1
C0A12
C0A11
C0A10
C0A9
C0A8
C0A7
C0A6
C0A5
C0A4
C0A3
C0A2
C0A1
C0A0
C0DQ9
C0DQ31
C0DQ30
C0DQ29
C0DQ28
C0DQ27
C0DQ26
C0DQ25
C0DQ24
C0DQ23
C0DQ22
C0DQ20
C0DQ19
C0DQ18
C0DQ17
C0DQ16
C0DQ15
C0DQ14
C0DQ13
C0DQ12
C0DQ11
C0DQ10
C0DQ9
C0DQ8
C0DQ7
C0DQ6
C0DQ5
C0DQ4
C0DQ3
C0DQ2
C0DQ1
C0DQ21
C0DQ0
RC_VCAL
RC_ROUT
DDR3PWCTL
(DDR3 SDRAM)
MAIN MICRO CONTROLLER
/DIGITAL SIGNAL PROCESS
C0A7
C0BA1
C0A5
C0A12
C0A3
C0A10
C0A1
C0A8
C0BA0
C0A6
C0BA2
C0A4
C0A11
C0A2
C0A9
C0A0
MEMORY
I/F
TO BD MAIN 9
IC6001(9/10)
C0XDS0
C0XDS1
C0XDS2
C0XDS3
C0DQ12
C0DQ11
C0DQ15
C0DQ14
C0DQ8
C0DQ10
C0DQ13
C0DQ4
C0DQ1
C0DQ3
C0DQ0
C0DQ7
C0DQ2
C0DQ6
C0DQ5
CONTINUE
BD MAIN 8
C0A13
C0DQ17
C0DQ23
C0DQ20
C0BA2
C0DQ31
C0BA0
C0DQ27
C0BA1
C0DQ29
C0A12
C0DQ25
C0A11
C0DQ24
C0A10
C0DQ26
C0A9
C0DQ30
C0A8
C0DQ28
C0A7
C0A6
C0A5
C0A4
C0A3
C0A2
C0A1
C0A0
C0DQ18
(DDR3 SDRAM)
C0A13
C0DQ21
C0DQ22
C0DQ19
C0DQ16
C0A13
C0A13
C0XRESET
NU
BD MAIN CBA UNIT
BD Main 4 Schematic Diagram
E5WA0SCBD4
The order of pins shown in this diagram is different from that of actual IC6001.
IC6001 is divided into ten and shown as IC6001 (1/10) ~ IC6001 (10/10) in this BD Main Schematic Diagram Section.
1 NOTE: