JYTEK PCI-69816H, Руководство пользователя

Страница: 6 / 48

V
List of Figures
Figure 1-1: PCI/PXI-69816 Bandwidth Chart (50 ٠input impedance) ���������������� 4
Figure 1-2: PCI/PXI-69826 Bandwidth Chart (50 ٠input impedance) ���������������� 5
Figure 1-3: PXI-69846 Bandwidth Chart (50 ٠input impedance) ����������������������� 5
Figure 1-4: PXI-69816 FFT with ±0.2 V Input Range �������������������������������������������� 6
Figure 1-5: PXI-69816 FFT with ±1 V Input Range ���������������������������������������������� 7
Figure 1-6: PXI-69826 FFT with ±0.2 V Input Range �������������������������������������������� 8
Figure 1-7: PXI-69826 FFT with ±1 V Input Range ���������������������������������������������� 8
Figure 1-8: PXI-69846 FFT with ±0.2 V Input Range �������������������������������������������� 9
Figure 1-9: PXI-69846 FFT with ±1 V Input Range ���������������������������������������������10
Figure 2-1: PXI-698x6 Mechanical Drawing ������������������������������������������������������15
Figure 2-2: PCI-698x6 Mechanical Drawing ������������������������������������������������������15
Figure 2-3: Legacy Software Support Overview ����������������������������������������������18
Figure 3-1: PCI-698x6 Functional Block Diagram �����������������������������������������������19
Figure 3-2: PCI-698x6 Functional Block Diagram �����������������������������������������������19
Figure 3-3: Analog Input Signal Block Diagram �������������������������������������������������20
Figure 3-4: Basic Acquisition Timing Of Digitizer �����������������������������������������������22
Figure 3-5: PCI/PXI-698x6 Timebase Source and Architecture. �������������������������23
Figure 3-6: Configuring Different Sampling Rate of a Digitizer. �������������������������24
Figure 3-7: PCI/PXI-698x6 Trigger Architecture �������������������������������������������������25
Figure 3-8: External Digital Trigger Polarity and Pulse Width Requirement. ��25
Figure 3-9: Analog Trigger Conditions ��������������������������������������������������������������26
Figure 3-10: TRG IO Output Signal Timing ��������������������������������������������������������27
Figure 3-11: Post-trigger Acquisition ������������������������������������������������������������28
Figure 3-12: Pre-trigger Mode Operation ���������������������������������������������������������28
Figure 3-13: Pre-trigger Mode Operation ���������������������������������������������������������29
Figure 3-14: Middle-trigger Mode Operation ���������������������������������������������������29
Figure 3-15: Delay-trigger Mode Operation ������������������������������������������������������30
Figure 3-16: Re-trigger Mode Operation. ��������������������������������������������������������30
Figure 3-17: Scatter-Gather DMA for Data Transfer ������������������������������������������31
Figure 3-18: SSI Architecture ����������������������������������������������������������������������������32
Figure 3-19: SSI Connector Location on the PCI-69816/26/46 ���������������������������33
Figure 3-20: Installation of ACL-SSI-2 Cable ������������������������������������������������������33
Figure 3-21: SSI_TRIG1 Input and Output Timing Characteristics ����������������������35
Figure 3-22: SSI_TRIG2 Output Timing �����������������������������������������������������������35
Figure 3-23: SSI_TRIG2 Input Timing Requirement �������������������������������������������36
Figure 3-24: SSI_START_OP Output and Input Timing Characteristics ���������������36
Figure 3-25: The Location of Board ID Switch ���������������������������������������������������38
Figure 3-26: Enlargement of Board ID setting. �������������������������������������������������39