Evaluation Board User Guide
UG-173
Rev. B | Page 13 of 24
SCHEMATICS
0
58
70
-0
0
8
VCC
C101
0.1µF
C102
0.1µF
C103
0.1µF
C104
0.1µF
C105
0.1µF
C106
0.1µF
C107
0.1µF
C108
0.1µF
C109
0.1µF
FF
/I
R
LD
FWF
T
/S
I
PA
F
OW
FS
E
L
0
HF
FS
E
L
1
BE
IP
PA
E
PF
M
EF
/O
R
RM
RC
L
K
RE
N
Q7
Q8
Q9
Q10
Q11
Q12
Q13
Q14
Q15
Q16
Q17
OE
RT
D5
D4
D3
D2
D1
D0
Q0
Q1
Q2
Q3
Q4
Q5
Q6
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
D16
D17
IW
SEN
WEN
PR
S
WC
LK
MR
S
DNC
V
CC
DNC
GND
V
CC
GND
V
CC
V
CC
GND
GND
V
CC
GND
GND
V
CC
V
CC
GN
D
GN
D
GN
D
VC
C
GN
D
14
20
23
3
30
33
36
39
4
44
46
48
5
51
54
55
58
67
7
9
29
28
17
16
15
13
12
11
10
8
27
26
25
24
22
21
19
18
64
75
72
70
76
68
6
77
73
65
31
32
45
47
49
50
52
53
56
57
34
35
37
38
40
41
42
43
62
63
80
69
71
78
59
66
74
79
61
60
2
1
U101
Q9
E102
E101
OE1
RE
N1
E
F
1_T
F
F
F
1_T
F
WEN1
D1_16
D1_17
VCC
RC
L
K
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q10
Q11
Q13
Q14
Q15
Q16
Q17
MR
S
W
RT
_
CL
K1
Q12
PO
P
U
LA
T
E
WI
T
H
PI
N
S
O
C
K
ET
D1_
1
D1_
0
D1_
3
D1_
2
D1_
5
D1_
4
D1_
7
D1_
6
D1_15
D1_14
D1_13
D1_12
D1_11
D1_10
D1_9
D1_8
R101
0
Ω
R102
10k
Ω
PC2
ALLOW Fx2 TO CONTROL FIFO’S OUTPUT WIDTH
PC2: TRISTATED, NORMAL 16-BIT DATAPATH
PC2: DRIVEN HIGH, 9-BIT OUTPUT ALLOWS
READING 18 BITS IN TWO READS.
R108
DNP
R109
DNP
VCC
WRT_CLK1
IDT72V283
TQFP 80
TOP FIFO
CHANNEL B
Figure 8. PCB Schematic