Pioneer Super Tuner III DEH-P930, Service Manual

Page: 69 / 90

69
DEH-P930,P9300,P9350
PLCLK
XECKSTP
AVDP
VSS4
T.P
T.P
T.P
T.P
T.P
T.P
T.P
T.P
T.P
T.P
VDD4
AVSD
T.P
T.P
T.P
AVDD
AVS6
AVD2
AVS2
RREF
RIN
AVS8
AVD8
AOUTR2
AVSX
XTLI38
XTLO38
AVDX
AOUTL2
AVD7
AVS7
LIN
LREF
AVS1
AVD1
AVS5
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
79 77 78 76 74 75 73 71 72 70 68 69 67 65 66 64 62 63 56 57 55 53 52 51 54 61 59 60 58
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
1 2 4 3 5 7 6 8 10 9 11 13 12 14 16 15 17 19 18 25 24 26 28 29 30 27 20 22 21 23
XPLLEN A
VSP
VDD3 XMST LRCK BCK SIN SI3 SI2 SI1 SOUT SO3 SO2 SO1 VSS3 VDD2 XS24 R
VDT
XLA
T
TRDT RED
Y
SCK BFO
T
XRST VSS2 A
VS4
A
OUTR3
A
VD4
A
OUTL3
A
VD6
VSS1
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
T.
P
TST0 TST1 TST2 TST3 TST4 TST5 JPE1 JPE2 JPE3
VDD1
A
VS3
A
OUTL1
A
VD3
A
OUTR1
A
VD5
SERIAL DATA I/F
SERIAL DATA
I/F
CLOCK
GENERATOR
/TIMING
CIRCUIT
PLL
512K bit
DELEY RAM
MICRO-COMPUTER
I/F
ADC2
DAC5
+
–
DAC4
+
–
DAC4
+
–
DAC3
+
–
DAC2
+
–
DAC1
+
–
ADC1
DIGITAL
FILTER
DSP
CLOCK
GENERATOR
/TIMING
CIRCUIT
PDG262A
Pin No. Pin Name I/O Function and Operation
81 PLCLK O PLL clock output
82 XECKSTP I PLL clock output control "L":PLCLK output "L" "H":PLL clock output
83 AVDP PLL power supply
84 VSS4 Digital GND
85-94 T.P I Test input pin Normal:"L"
95 VDD4 Digital power supply
96 AVSD DRAM GND
97-99 T.P I Test input pin Normal:"L"
100 AVDD DRAM power supply