IC BLOCK DIAGRAM/ TERMINAL DESCRIPTION
Q8612 : M5M5V108DKV-70H (131072 x 8 Bit CMOS STATIC RAM)
17
25
24
23
22
21
20
19
18
28
29
30
31
32
27
26
16
1
4
3
2
5
6
7
8
9
10
11
12
13
14
15
OE
A
10
S
1
DQ
8
DQ
7
DQ
6
DQ
5
DQ
4
GND
DQ
3
DQ
2
DQ
1
A
0
A
1
A
2
A
3
A
11
A
9
A
8
A
13
W
S
2
A
15
V
CC
NC
A
16
A
14
A
12
A
7
A
6
A
5
A
4
PIN CONFIGURATION
9
10
7
6
5
4
3
2
31
17
18
15
14
13
12
11
10
7
28
27
26
25
4
3
2
1
8
11
12
23
16
19
20
31
21
22
23
25
26
27
28
29
13
14
15
17
18
19
20
21
5
30
6
32
8
24
29
22
30
24
32
16
CLOCK
GENERATOR
BLOCK
DECODER
COLUMN
DECODER
ADDRESS INPUT
B
U
FFER
ADDRESS INPUT
B
U
FFER
ADDRESS INPUT
BU
F
F
E
R
RO
W
DECODER
131072 WORDS
x 8 BITS
(512 ROWS x
128 COLUMNS x
16BLOCKS)
SENSE AMP
.
OUTPUT B
U
FFER
DA
T
A
I
N
P
U
T
BU
F
F
E
R
A3
A2
A5
A6
A7
A12
A14
A16
A15
A12
A8
A9
A11
A4
A1
A0
A10
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DATA
INPUT/
OUTPUTS
W
S1
S2
CE
Vcc
GND
(0V)
WRITE
CONTROL
INPUT
CHIP
SELECT
INPUTS
OUTPUT
ENABLE
INPUT
ADDRESS
INPUTS
BLOCK DIAGRAM
