Technical Details.
PC IEEE Reference
Figure 3-5. Pia CRA Bit Assignments.
_________________________________
ÚÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄ¿
³
CRA
ý³ý
BIT
ý
7
ý³ý
BIT
ý
6
ý³ý
BIT
ý
5
ý³ý
BIT
ý
4
ý³ý
BIT
ý
3
ý³ý
BIT
ý
2
ý³ý
BIT
ý
1
ý³ý
BIT
ý
0
³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÁÄÄÄÄÄÄ´
³
0301
³ý
ATN
ýýý³ý
IFC
ýýý³ý
IFC
ý
CONTROL
ý
O/P
ý
OR
ý
I/P
³ý
DDRA
ýý³ý
ATN
ý
IRQ/FLAG
ý³
³ý
Hex
³ý
FLAG
ýý³ý
FLAG
ýý³ý
1
ýýýýýýý
1
ýýýýýýý
IFC
ýýý³ý
ACCESS
³ý
CONTROL
ýýýýýý³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
Figure 3-6. Pia DDRB Bit Assignments.
__________________________________
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ýýýýý
DATA
ý
DIRECTION
ý
REGISTER
ý
B
ý
WHEN
ý
CRB
ý
BIT2
ý
=
ý
0
ýýýýýýýýýýýýýýýýýýý³
³ýýýýý
WHEN
ý
BIT=1
ý
PORT
ý
LINE
ý
=
ý
OUTPUT,
ýý
WHEN
ý
BIT=0
ý
PORT
ý
LINE
ý
=
ý
INPUT
ýý³
ÃÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄ´
³
DDRB
³ý
BIT
ý
7
ý³ý
BIT
ý
6
ý³ý
BIT
ý
5
ý³ý
BIT
ý
4
ý³ý
BIT
ý
3
ý³ý
BIT
ý
2
ý³ý
BIT
ý
1
ý³ý
BIT
ý
0
³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄ´
³
0302
³ý
SRQ
ýýý³ý
ATN
ýýý³ý
EOI
ýýý³ý
DAV
ýýý³ý
NRFD
ýý³ý
NDAC
ýý³ý
REN
ýýý³ý
TE
ýýý³
³ý
Hex
³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýý³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÙ
Figure 3-7. Pia PRB Bit Assignments.
________________________________
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ýýýýý
PORT
ý
INPUT/OUTPUT
ý
REGISTER
ý
B
ý
WHEN
ý
CRB
ý
BIT2
ý
=
ý
1
ýýýýýýýýýýýýýýýý³
³ýýý
IF
ý
BIT
ý
=
ý
1
ý
PORT
ý
LINE
ý
=
ý
IS
ý
HIGH,
ý
IF
ý
BIT
ý
=
ý
0
ý
PORT
ý
LINE
ý
=
ý
IS
ý
LOW
ýýý³
ÃÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄ´
³
PRB
ý³ý
BIT
ý
7
ý³ý
BIT
ý
6
ý³ý
BIT
ý
5
ý³ý
BIT
ý
4
ý³ý
BIT
ý
3
ý³ý
BIT
ý
2
ý³ý
BIT
ý
1
ý³ý
BIT
ý
0
³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄ´
³
0302
³ý
SRQ
ýýý³ý
ATN
ýýý³ý
EOI
ýýý³ý
DAV
ýýý³ý
NRFD
ýý³ý
NDAC
ýý³ý
REN
ýýý³ý
TE
ýýý³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÙ
Figure 3-8. Pia CRB Bit Assignments.
_________________________________
ÚÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄ¿
³
CRB
ý³ý
BIT
ý
7
ý³ý
BIT
ý
6
ý³ý
BIT
ý
5
ý³ý
BIT
ý
4
ý³ý
BIT
ý
3
ý³ý
BIT
ý
2
ý³ý
BIT
ý
1
ý³ý
BIT
ý
0
³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÁÄÄÄÄÄÄ´
³
0303
³ý
SRQ
ý
IN
³ý
DC
ý
IN
ý³ý
DC
ý
CONTROL
ý
O/P
ý
ONLY
ýýý³ý
DDRB
ýý³ý
SRQ
ý
IRQ/FLAG
ý³
³ý
Hex
³ý
FLAG
ýý³ý
FLAG
ýý³ý
1
ýýýýýýý
1
ýýýýýýý
DC
ýýýý³ý
ACCESS
³ý
CONTROL
ýýýýýý³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
Note
1:
The IEEE input-output must be done at the i/o
______
address set by the DIP switches on the PC IEEE
board. The above i/o map is relative to the base
address set by these switches. I.E. If you are using
Chapter 3
Page 29