PC IEEE Reference
Technical Details.
configured using four control lines, TE and PE 75160 and TE
and DC for the 75161. PE is permanently tied LOW. The two
TE lines are tied together thus leaving 2 controls into the PIA.
When using the jump table or Professional 488 device
driver it is NOT be necessary to alter the TE or DC lines as
these are set by the called routines to match the function
selected, ie input or output.
Figure 3-2. Pia Input / Output Memory Map.
_______________________________________
ÚÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³
BASE
ý
ADDRESS
³ý
DEFAULT
ý³ý
CRA
ýýý³ý
CRB
ýýý³ý
REGISTER
ý
SELECTED
ýýýýýýýýýý³
³
OFFSET
ýýýýýý³ý
ADDRESS
ý³ý
BIT
ý
2
ý³ý
BIT
ý
2
ý³ýýýýýýýýýýýýýýýýýýýýýýýýýýýý³
ÃÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ý
0000
ýýýýýýý³ý
0300
ý
Hex
³ý
0
ýýýýý³ý
X
ýýýýý³ý
DDRA
ýý
DATA
ý
DIRECTION
ý
REG
ý
A
ý³
³ý
0000
ýýýýýýý³ý
0300
ý
Hex
³ý
1
ýýýýý³ý
X
ýýýýý³ý
PRA
ýýý
PORT
ý
I/O
ý
REGISTER
ý
A
ýý³
³ý
0001
ýýýýýýý³ý
0301
ý
Hex
³ý
X
ýýýýý³ý
X
ýýýýý³ý
CRA
ýýý
CONTROL
ý
REGISTER
ý
A
ýýý³
³ý
0002
ýýýýýýý³ý
0302
ý
Hex
³ý
X
ýýýýý³ý
0
ýýýýý³ý
DDRB
ýý
DATA
ý
DIRECTION
ý
REG
ý
B
ý³
³ý
0002
ýýýýýýý³ý
0302
ý
Hex
³ý
X
ýýýýý³ý
1
ýýýýý³ý
PRB
ýýý
PORT
ý
I/O
ý
REGISTER
ý
B
ýý³
³ý
0003
ýýýýýýý³ý
0303
ý
Hex
³ý
X
ýýýýý³ý
X
ýýýýý³ý
CRB
ýýý
CONTROL
ý
REGISTER
ý
B
ýýý³
³ýýýýýýýýýýýý³ýýýýýýýýý³ý
X=DON’T
ý
CARE
ýý³ýýýýýýýýýýýýýýýýýýýýýýýýýýýý³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
Figure 3-3. Pia DDRA Bit Assignments.
__________________________________
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ýýýýý
DATA
ý
DIRECTION
ý
REGISTER
ý
A
ý
WHEN
ý
CRA
ý
BIT2
ý
=
ý
0
ýýýýýýýýýýýýýýýýýýý³
³ýýýýý
WHEN
ý
BIT=1
ý
PORT
ý
LINE
ý
=
ý
OUTPUT,
ýý
WHEN
ý
BIT=0
ý
PORT
ý
LINE
ý
=
ý
INPUT
ýý³
ÃÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄ´
³
DDRA
³ý
BIT
ý
7
ý³ý
BIT
ý
6
ý³ý
BIT
ý
5
ý³ý
BIT
ý
4
ý³ý
BIT
ý
3
ý³ý
BIT
ý
2
ý³ý
BIT
ý
1
ý³ý
BIT
ý
0
³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄ´
³
0300
³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ý³
³ý
Hex
³ý
DATA7
ý³ý
DATA6
ý³ý
DATA5
ý³ý
DATA4
ý³ý
DATA3
ý³ý
DATA2
ý³ý
DATA1
ý³ý
DATA0
³
³ýýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýýý³ý
DIR
ýý³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÙ
Figure 3-4. Pia PRA Bit Assignments.
________________________________
_
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ýýýýý
PORT
ý
INPUT/OUTPUT
ý
REGISTER
ý
A
ý
WHEN
ý
CRA
ý
BIT2
ý
=
ý
1
ýýýýýýýýýýýýýýýý³
³ýýýýý
BIT
ý
=
ý
1
ý
PORT
ý
LINE
ý
=
ý
IS
ý
HIGH,
ý
BIT
ý
=
ý
0
ý
PORT
ý
LINE
ý
=
ý
IS
ý
LOW
ýýýýýýý³
ÃÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄ´
³
PRA
ý³ý
BIT
ý
7
ý³ý
BIT
ý
6
ý³ý
BIT
ý
5
ý³ý
BIT
ý
4
ý³ý
BIT
ý
3
ý³ý
BIT
ý
2
ý³ý
BIT
ý
1
ý³ý
BIT
ý
0
³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄ´
³
0300
³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ýý³ý
IEEE
ý³
³ý
Hex
³ý
DATA7
ý³ý
DATA6
ý³ý
DATA5
ý³ý
DATA4
ý³ý
DATA3
ý³ý
DATA2
ý³ý
DATA1
ý³ý
DATA0
³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÙ
Page 28
Chapter 3
