Balluff BML-S1H1 Series, User Manual

Page: 106 / 115

14
6
Interfacce
6.1 Interfaccia SSI
(BML-S1H_- S …)
6.1.1 Principi
SSI è l’acronimo di Synchronous Serial Interface e descrive
un’interfaccia sincrona digitale con una linea di clock
differenziale ed una linea dati differenziale.
Con il primo fronte di discesa (momento trigger) la parola
dati da emettere viene salvata nella testa sensore.
L’emissione dei dati avviene con il primo fronte di salita
dell’impulso, vale a dire che la testa sensore emette un bit
sulla linea dati per ogni fronte di salita dell’impulso. In fase
di richiesta dei bit dati osservare pertanto le capacità della
linea e i ritardi del driver t
v
nell’unità di controllo.
La frequenza max. di impulso f
Clk
dipende dalla lunghezza
del cavo (vedere Dati tecnici a pagina 23). Il tempo t
m
,
indicato come tempo monoflop, viene avviato con gli ultimi
fronti di discesa ed emesso come livello Low con gli ultimi
fronti di salita. La linea dati rimane su Low, finché il tempo
t
m
non scade. In seguito la testa sensore è pronta alla
ricezione del prossimo pacchetto clock.
Clk
Data
T
Clk
t
v
t
v
Clk
Data
MSB LSB
T
Clk
1 2 3 4 5 n n+1
t
m
SSI
Clk
Data
T
A
T
Clk
= 1/f
Clk
Periodo clock SSI, frequenza clock
SSI
T
A
= 1/f
A
Periodo di scansione, frequenza di
scansione
n Numero dei bit da trasmettere
(necessita n+1 impulsi clock)
t
m
= 16 μs Tempo che impiega l’interfaccia SSI
per essere di nuovo pronta
t
v
= 150 ns Tempo di ritardo di trasmissione
(misurato con un cavo di 1 m di
lunghezza)
Clock Burst
Velocità di ripetizione minima:
T
a
≥ (n+2) T
clk
+ t
m
Sull’output dati del BML deve essere presente
una resistenza di 120 Ω, poiché altrimenti
possono derivarne risultati di misura falsati.
6.1.2 Formato dati
La testa sensore ha le seguenti impostazioni di fabbrica
per l’emissione della posizione, non modificabili in un
secondo momento:
– BML-S1H_-S6_C-M3A...: 16 bit,
BML-S1H_-S6_C-M3C...: 18 bit,
BML-S1H_-S6_C-M3F ...: 20 bit
– con codice binario o Gray
– Ascendente o discendente
I valori di posizione non possono diventare negativi. Per
valori inferiori allo zero, viene applicato il valore massimo,
ovvero 64/256/1024 mm.
6.1.3 Interrogazione SSI errata
Sottosincronizzazione
In caso di pochi fronti di impulso per il tempo t
m
viene
mantenuto il livello dati presente dopo l’ultimo fronte
negativo del Clk. Se entro il tempo t
m
si verifica un fronte
positivo, viene emesso il bit successivo. Se il tempo t
m
è
scaduto, l’output dati passa a High. Il livello High viene
mantenuto fino al prossimo aumento del clock.
Sovrasincronizzazione
In caso di troppi fronti di impulso l’output dati passa a Low
al termine del numero corretto di impulsi. Per ogni fronte
negativo ulteriore del Clk il timer t
m
viene riavviato e l’evento
T
m
viene impostato internamente. Alla scadenza del tempo
t
m
Data passa di nuovo a High.
Fig. 6-5:
CLK
DATA
15
1 2 3 4 5
SSI16
14 13 12
6 7 8 9 10 11 12 13 14 15 16 17
11 10 9 8 7 6 5 4 3 2 1 0
MSB LSB
Esempi di trasmissione dati SSI16 completa
Momento trigger
BML-S1H1/2-B/S6 _ C-M3 _ A-D0-KA _ _ , _ -S284
Sistema di misura della corsa assoluto con codifica magnetica
italiano