Analog Devices EVAL-AD5413SDZ, User Manual

Page: 13 / 17

EVAL-AD5413SDZ Evaluation Board User Guide UG-1757
Rev. 0 | Page 13 of 17
O
P
T
IO
N
T
O
T
IE /
LDAC & /
R
ES
ET
P
E
RM
ANENT
LY HI
G
H
/L
O
W
F
LEXI
B
IL
IT
Y
T
O
M
O
D
IF
Y
E
EPRO
M
ADD
R
ES
S
SDP DEBUG
L
E
D
HARDW
ARE T
IE A
D
0 A
N
D AD1
H
IG
H
/L
O
W
C
E
N
T
R
E
-O
F
F
T
OGGL
E
S
W
IT
C
H
F
O
R
/R
E
S
E
T
OPT ION TO DIS CON NE CT FR OM S DP AN D D RIV E
DIG IT AL SIG NAL S FR OM EX TE RN AL S OURC E E. G. P XI
BL
K
B
LK
BL
K
B
LK
BL
K
B
LK
BL
K
T
S
W
-107-
08-
G
-D
GN
D
GN
D
G
N
D
GN
D
GN
D
GN
D
GN
D
GN
D
GN
D
100k
Ω
F
X
8-
120S
-S
V
(21)
0
Ω
0
Ω
0
Ω
0
Ω
1k
Ω
0
Ω
0
Ω
0
Ω
GN
D
GN
D
100k
Ω
DNI
24LC
32A
/SN
DN
I
100k
Ω
DS3
S1
R1
4
R2
8
R2
9
JP11
/SY NC
SDI
SDO
SCLK
/LD AC
/R ESET
/FA ULT
R1
6
R1
7
R2
1
R2
5
R2
4
R2
3
R2
2
P2
R2
7
R2
6
R1
8
JP14
JP12
U3
P1
SC
LK_S
D
P
SD
O
_SD
P
SD
I_
SD
P
/S
Y
N
C
_S
D
P
/L
D
A
C
AD
1
AD0
V
LOG
IC
V
LOGIC
/R
ES
ET
V
LOGIC
S
C
LK
_SD
P
/L
D
A
C
/L
DA
C_
S
D
P
SDO
_S
D
P
SDO
SD
I_
SD
P
SC
LK
/F
AU
LT
_SD
P
/R
ES
ET
/R
ES
ET
_S
D
P
SDI
V
LOGIC
/S
Y
N
C
/F
A
U
LT
/S
Y
N
C
_S
D
P
/L
DAC_
SDP
3.
3V_S
D
P
3.
3V
_SD
P
/R
E
SET
_S
D
P
/F
A
U
LT
_S
D
P
3.
3V_S
D
P
C A
3 1
2
3
2
1
14 13 12 11 10
9 8 7 6 5 4 3 2 1
3
2
1
3
2
1
7
4 8
5
6 3 2 1
85 65 116
1 5
62
59
72
49
73
48
87 89
30 29
92 90
32
88
31
91
38 37 39
84 83
34 33
82 64
35 41
80
42
79
57 60
100
21
99
26
95
27
7
114
8
113
9
112
10
111 110
12 13
108
14
107
15
106
16
105
18
103
19
102
20
101
22
94
24
97
25
96 120 119 70 68 67 66
55 54 53 51 50
2
74
47
76
45
77
44
78
43
118 117 115 109 104 98 93 86 81 75 69 63
58 52 46 40 36 28 23 17 11
6 4 3
56
71 61
A B
A B
A B
SP
I_
SE
L_A
_N
CL
K
O
U
T
NC NC
GN
D
GN
D
VI
O
(+
3.
3V)
GN
D
PA
R
_D
22
PA
R
_D
20
PA
R
_D
18
PA
R
_D
16
PA
R
_D
15
GN
D
PA
R
_D
12
PA
R
_D
10
PA
R
_D
8
PA
R
_D
6
GN
D
PA
R
_D
4
PA
R
_D
2
PA
R
_D
0
PA
R
_W
R
_N
PA
R
_I
N
T
GN
D
PAR_
A
2
PAR_
A
0
PA
R
_F
S
2
PA
R
_CL
K
GN
D
SPO
RT
_R
SCL
K
SP
O
R
T_D
R
0
SP
O
R
T_R
F
S
S
P
O
R
T_
TF
S
SP
O
R
T
_DT
0
SP
O
R
T
_T
S
CL
K
GN
D
SP
I_
M
O
S
I
SP
I_
M
ISO
SP
I_
C
LK
GN
D
SDA_
0
SC
L_0
GP
IO1
GP
IO3
GP
IO5
GN
D
GP
IO7
TM
R_
B
TM
R_
D
NC
GN
D
NC NC NC
W
AKE
_N
SL
E
EP_
N
GN
D
UA
RT
_T
X
BM
O
D
E1
RE
S
E
T
_I
N_
N
UA
RT
_R
X
GN
D
R
E
S
E
T
_O
U
T
_N
EEP
R
O
M
_A
0
NC NC NC GN
D
NC NC TM
R_
C
TM
R_
A
GP
IO6
GN
D
GP
IO4
GP
IO2
GP
IO0
S
C
L_1
SDA_
1
GN
D
S
P
I_S
E
L1/
SP
I_
SS
_N
S
P
I_S
E
L_C
_N
S
P
I_S
E
L_B_N
GN
D
SERI
A
L_
IN
T
SPI
_D
3
SPI
_D
2
SPO
RT
_D
T
1
SPO
RT
_D
R
1
SPO
RT_
T
DV1
SPO
RT_
T
DV0
GN
D
PAR_
F
S
1
PAR_
F
S
3
PAR_
A
1
PAR_
A
3
GN
D
PAR_
C
S_
N
PAR_
R
D
_N
PAR_
D
1
PAR_
D
3
PAR_
D
5
GN
D
PAR_
D
7
PAR_
D
9
P
A
R
_D
11
P
A
R
_D
13
P
A
R
_D
14
GN
D
P
A
R
_D
17
P
A
R
_D
19
P
A
R
_D
21
P
A
R
_D
23
GN
D
U
S
B_
VB
U
S
GN
D
GN
D
NC VI
N
VCC
WP SCL
SD
A
VS
S
A2 A1 A0
23146 -016
OU
T
IN
OU
T
IN
OU
T
OU
T
IN
OU
T
IN
OU
T
IN
IN
OU
T
IN
OU
T
IN
OU
T
IN
OU
T
IN
OU
T
IN
OU
T
IN
OU
T
OU
T
OU
T
OU
T
OU
T
IN
IN
IN
Figure 16. SDP-S Board Connections, Address Pins, LDAC and RESET Pins