Yamaha HTR-4064, Руководство по обслуживанию

Страница: 92 / 127

★
All voltages are measured with a 10MΩ/V DC electronic voltmeter.
★
Components having special characteristics are marked ⚠ and must be replaced
with parts having specifications equal to those originally installed.
★ Schematic diagram is subject to change without notice.
● 電圧は、内部抵抗 10MΩの電圧計で測定したものです。
● ⚠印のある部品は、安全性確保部品を示しています。部品の交換が必要な場合、
パーツリストに記載されている部品を使用してください。
● 本回路図は標準回路図です。改良のため予告なく変更することがあります。
A
1
2
3
4
5
6
7
8
9
10
B C D E F G H I J K L M N
RX-V471/HTR-4064
92
DIGITAL 2/6
IC34
IC34
IC34
IC33
IC32
CB31
IC35
CB25
0
3.4
1.6
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
3.4
1.3
1.3
1.3
1.3
1.3
1.3
1.3
1.3
1.3
1.3
0
0
3.1
3.2
3.2
3.4
3.4
3.4
3.2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
3.4
3.4
3.4
3.4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1.8
2.8
2.8
2.8
2.8
2.8
2.8
2.8
2.8
2.8
1.6
0
0
0
0
0.9
1.3
1.3
0
0
3.3 1.6 2.3 2.3 2.3 2.3 0 0
1.8 1.8 1.8 1.8 1.8 1.8 1.8 1.8 1.8 1.8 1.8
1.8 1.8 1.8 1.8 1.8
2.8 2.8 1.9 1.5 1.3 1.3 1.3 1.3
0 0 0 0 0 0 0 0 0
3.4 3.4 3.4 3.4 3.4 3.4 3.4 2.3 2.3 2.5 2.5
1.6 1.6
3.4
3.4
0
1.8
0
1.8
1.3
0
0
1.8
1.8
1.8
1.8
1.8
1.8
1.8
1.8
1.8
2.8
2.8
1.8
2.8
2.8
2.8
2.8
2.8
2.8
1.9
1.5
1.3
2.3
2.3
3.3
2.5
1.3
1.8
1.8
1.8
3.4
3.4
3.4
3.3
1.6
2.5
3.2
2.3
2.3
2.3
2.3
2.3
2.8
1.8
1.6
1.0
3.2
3.2
1.7
1.7
1.4
1.8
1.8
1.8
1.8
1.8
1.8
3.2
3.2
3.2
3.2
3.2
3.2
3.2
3.2
3.1
1.3
1.4
1.7
3.3
0
0
0
0
0
0
0
0
0
0
0
0
POINT A XL31 (Pin 3)
A
V DD
CE
Pin No.
1
2
3
4
5
Symbol
V
OUT
GND
CE
NC
V
DD
Description
Output Pin of Voltage Regulator
Ground Pin
Chip Enable Pin
No Connection
Input Pin
Vref
5 4
2 1
Current Limit
V OUT
GND
IC33 : R1172H121D-T1-F
CMOS-based positive-voltage regulator IC
1
3
2
5
4 GND
V CC
IC35 : TC7SH125FU
Bus buffer
IN A
G
OUT Y
IC32 : M12L128168A-5TG2T
2 M x 16-bit x 4 banks synchronous DRAM
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
V DD
DQ0
V DDQ
DQ1
DQ2
DQ3
DQ4
V
DDQ
DQ5
DQ6
V
SSQ
V
SSQ
DQ7
V DD
LDQM
WE
CAS
RAS
CS
BA0
BA1
A
10
/AP
A 0
A
1
A 2
A 3
V
DD
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28 V SS
V SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
NC
UDQM
CLK
CKE
NC
A
11
A 9
A
8
A 7
A 6
A
5
A 4
V
SS
L(U)DQM
DQ
Mode
Register
Control Logic
Column
Address
Buffer
and
Counter
Row
Address
Buffer
and
Refresh
Counter
Bank D
Row Decoder
Bank A
Bank B
Bank C
Sense Amplifier
Column Decoder
Data Control Circuit
Latch Circuit
Input and Output
Buffer
Address
Clock
Generator
CLK
CKE
Command Decoder
CS
RAS
CAS
WE
FPGA
FPGA
FPGA
to DIGITAL 1/6
to DIGITAL 4/6
to DIGITAL 1/6
No replacement part available.
サービス部品供給なし
No replacement part available.
サービス部品供給なし
No replacement part available.
サービス部品供給なし
SDRAM