JYTEK PCIe-69814 Series, Руководство пользователя

Страница: 6 / 34

V
List of Figures
Figure 1-1: Analog Input Channel Bandwidth, ±0.2 Vpp ������������������������������������ 3
Figure 1-2: PCIe-69814 Schematic ��������������������������������������������������������������������� 6
Figure 1-3: PCIe-69814 I/O Array ����������������������������������������������������������������������� 7
Figure 3-1: Analog Input Architecture ��������������������������������������������������������������11
Figure 3-2: Linked List of PCI Address DMA Descriptors ������������������������������������13
Figure 3-3: Synchronous Digital Input Operations ��������������������������������������������14
Figure 3-4: Trigger Architecture������������������������������������������������������������������������15
Figure 3-5: External Digital Trigger �������������������������������������������������������������������16
Figure 3-6: Post-Trigger Acquisition ������������������������������������������������������������������17
Figure 3-7: Delayed Trigger Mode Acquisition ��������������������������������������������������17
Figure 3-8: Pre-Trigger Mode Acquisition ���������������������������������������������������������18
Figure 3-9: Middle Trigger Mode Acquisition ���������������������������������������������������18
Figure 3-10: Re-Trigger Mode Acquisition ��������������������������������������������������������19
Figure 3-11: PCIe-69814 Clock Architecture ������������������������������������������������������20
Figure 3-12: PCIe-69814 Timebase Architecture �����������������������������������������������21
Figure 3-13: Basic Digitizer Acquisition Timing �������������������������������������������������21
Figure 3-14: Varying Sampling Rates by Adjusting Scan Interval Counter ����������22
Figure 3-15: Card Number Configuration Switch �����������������������������������������������24
Figure 3-16: Flash Memory Configuration Switch ���������������������������������������������26