GR
UNDIG Ser
vice
Chassis KU
2 - 20
Chassisplatte / Chassis Board – RAM
AVDD_DDR
VCC1V5
L500
10UF
C522
100NF
C523
100NF
C524
100NF
C525
100NF
C526
100NF
C527
100NF
C528
100NF
C529
100NF
C530
100NF
C532
100NF
C533
100NF
C534
100NF
C535
100NF
C536
100NF
C537
100NF
C538
100NF
C539
10UF
C531
100NF
C506
100NF
C507
100NF
C508
100NF
C509
100NF
C510
100NF
C511
100NF
C512
100NF
C513
100NF
C514
100NF
C515
100NF
C516
100NF
C517
100NF
C518
100NF
C519
100NF
C520
100NF
C521
AVDD_DDR
AVDD_DDR
AVDD_DDR
C-MCK
C-MCKB
C-TMCKB
C-TMCK
C-MDQL0
C-MBA2
C-MBA1
C-MBA0
C-MWEB
C-MA0
C-MA1
C-MVREFCA
C-MVREFDQ
C-MDQU0
C-MRESETB
C-MCKE
C-MDML
C-MDQSLB
C-MDQSL
C-MDMU
C-MDQSUB
C-MDQSU
C-MA13
C-MCASB
C-MODT
C-MRASB
C-MVREFCA
C-MVREFDQ
C-MCKB
C-MCK
C-TMA5
C-TMA9
C-TMA12
C-TMA7
C-TMA3
C-TMA11
C-TMA8
C-TMA6
C-TMA0
C-TMA4
C-TMA2
C-TMA10
C-TMA1
C-TMA13
C-TMRESETB
C-TMDQU2
C-TMDQU7
C-TMDQU0
C-TMCKB
C-TMCK
C-TMBA2
C-TMDQL5
C-TMDQL7
C-TMDQL2
C-TMDQU5
C-TMDQL3
C-TMDQU3
C-TMDQU4
C-TMDQSU
C-TMDQSUB
C-TMDQL1
C-TMDQL6
C-TMDQU6
C-TMDQU1
C-TMDQL4
C-TMCKE
C-TMODT
C-TMWEB
C-TMBA0
C-TMRASB
C-TMCASB
C-TMBA1
C-TMDQSL
C-TMDQSLB
C-TMDMU
C-TMDML
C-MA14
C-TMDQL0
C-TMA14
C-TMDQL2
C-TMDQL6
C-MDQL4
C-TMDQL4
C-TMDQSLB
C-TMDQSL
C-MDQSLB
C-TMDQSU
C-TMDQSUB
C-MDQSU
C-MDQSUB
C-TMDQL7
C-TMDQL0
C-TMDQL1
C-TMDQL3
C-TMDML
C-TMDQL5
C-MDQSL
C-MDQL7
C-MDQL1
C-MDQL3
C-MDML
C-MDQL5
C-TMDQU7
C-TMDQU1
C-TMDQU5
C-MDQU3
C-TMDQU3
C-TMDMU
C-TMDQU2
C-TMDQU6
C-TMDQU0
C-TMDQU4
C-MDQL2
C-MDQL6
C-MDQL0
C-MDQU7
C-MDQU1
C-MDQU5
C-MDMU
C-MDQU2
C-MDQU6
C-MDQU0
C-MDQU4
A-MCKE
A-MRESETB
C-MA2
C-MA3
C-MA4
C-MA5
C-MA6
C-MA7
C-MA8
C-MA9
C-MA10
C-MA11
C-MA12
C-MDQU1
C-MDQU2
C-MDQU3
C-MDQU4
C-MDQU5
C-MDQU6
C-MDQU7
C-MDQL1
C-MDQL2
C-MDQL3
C-MDQL4
C-MDQL5
C-MDQL6
C-MDQL7
A-MDQL4
A-MA14
A-MCKB
A-MDQL6
A-MBA2
A-MDQL0
A-MDQL2
A-MBA0
A-MBA1
A-MDQL1
A-MDQL3
A-MDQL7
A-MDQL5
A-MWEB
A-MA1
A-MA2
A-MA0
A-MVREFCA
A-MA10
A-MA4
A-MA6
A-MA8
A-MA11
A-MA12
A-MVREFDQ
A-MCK
A-MDQU4
A-MDQU6
A-MDQU2
A-MDQU0
A-MCKE
A-MRESETB
A-MDQU7
A-MDQU5
A-MDQU3
A-MDQU1
A-MA3
A-MA5
A-MA7
A-MA9
A-MDQSL
A-MDQSLB
A-MDML
A-MDQSU
A-MDQSUB
A-MDMU
A-MRASB
A-MODT
A-MCASB
A-MA13
A-TMCK
A-TMCKB
A-TMDQU3
A-TMBA2
A-TMRESETB
A-TMDQL4
A-TMDQL3
A-TMDQU0
A-TMDQSUB
A-TMDQSU
A-TMDQL7
A-TMDQL1
A-TMDQL6
A-TMDQU4
A-TMDQU2
A-TMDQU5
A-TMDQSLB
A-TMDQSL
A-TMDML
A-TMDQU6
A-TMDQL0
A-TMDQU7
A-TMDQL5
A-TMDQL2
A-TMDQU1
A-TMDMU
A-TMCKE
A-TMWEB
A-TMBA1
A-TMBA0
A-TMODT
A-TMRASB
A-TMCASB
A-TMA14
A-TMA5
A-TMA9
A-TMA12
A-TMA11
A-TMA3
A-TMA1
A-TMA10
A-TMA2
A-TMA0
A-TMA6
A-TMA7
A-TMA13
A-TMA8
A-TMA4
A-TMDQL5
A-TMDQL3
A-TMWEB
A-MDQL5
A-MDQU4
A-MDQU1
A-TMDQU1
A-TMDML
A-TMBA0
A-MDQU2
A-TMDQU2
A-MDQSL
A-TMDQSL
A-TMDQSLB
A-MDQSLB
A-MDQU3
A-TMDQU3
A-MDQL7
A-TMDQL4
A-MDQL4
A-MDQU6
A-TMDQU6
A-MDQSUB
A-MDQSU
A-TMDQSUB
A-TMDQSU
A-MDQU5
A-TMDQU5
A-MDQL6
A-TMDQL6
A-MDQU0
A-TMDQU0
A-TMCKB
A-TMCK
A-MCKB
A-MCK
A-MDQL2
A-TMDQL2
A-TMDQU7
A-TMRESETB
A-MDQU7
A-MBA0
A-MA13
A-TMDQL1
A-TMBA1
A-TMA6
A-TMA4
A-TMA12
A-TMA10
A-MA5
A-TMA2
A-TMA7
A-MDMU
A-TMDQL7
A-TMDMU
A-MBA1
A-MA6
A-MA4
A-MA12
A-MCASB
A-MRASB
A-MDQL3
A-MA3
A-MA8
A-MA1
A-MA11
A-MA14
A-MCKE
A-TMA0
A-MA0
A-TMA9
A-MA9
A-TMA3
A-TMCKE
A-TMA5
A-MRESETB
A-TMODT
A-MODT
A-MBA2
A-TMBA2
A-MDQL0
A-TMA8
A-TMA1
A-TMA14
A-TMA11
A-TMDQU4
A-TMCASB
A-TMRASB
A-MDQL1
A-MDML
A-MA10
A-MWEB
A-TMA13
A-MA2
A-TMDQL0
A-MA7
C-MCKE
C-MRESETB
A-MVREFCA
A-MVREFDQ
(MST IC)
0R
R505
4*0R
R500
4*0R
R502
4*0R
R504
4*0R
R501
4*0R
R503
4*0R
R507
4*0R
R508
4*0R
R512
0R
R516
0R
R517
0R
R520
4*0R
R527
4*0R
R531
4*0R
R535
4*0R
R541
4*0R
R546
0R
R550
0R
R554
0R
R555
C-TMBA1
C-TMA12
C-TMA4
C-TMA6
C-TMRASB
C-TMA0
C-TMCKE
C-TMODT
C-TMBA2
C-TMA2
C-TMA5
C-TMA3
C-TMBA0
C-TMA7
C-TMRESETB
C-TMA9
C-TMA13
C-TMWEB
C-TMA10
C-TMCASB
C-TMA11
C-TMA14
C-TMA1
C-TMA8
C-MBA1
C-MA12
C-MA4
C-MA6
C-MRASB
C-MA0
C-MCKE
C-MODT
C-MBA2
C-MA2
C-MA5
C-MA3
C-MBA0
C-MA7
C-MRESETB
C-MA9
C-MA13
C-MWEB
C-MA10
C-MCASB
C-MA8
C-MA1
C-MA11
C-MA14
0R
R509
0R
R510
0R
R511
0R
R513
0R
R514
4*0R
R515
0R
R521
0R
R522
0R
R539
4*0R
R532
4*0R
R536
4*0R
R542
0R
R545
0R
R547
0R
R548
0R
R549
0R
R551
4*0R
R556
0R
R525
0R
R529
AVDD_DDR
100NF
C504
100NF
C502
1K
R534
1K
R533
1K
R526
100NF
C501
100NF
C505
1K
R524
TP101
1K
R537
TP102
TP103
1K
R540
1K
R543
1K
R544
AVDD_DDR
56R
R519
56R
R518
10NF
C500
56R
R530
56R
R528
10NF
C503
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10
L7
A11
R7
A12
N7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
DQSU
C7
/DQSU
B7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQSL
F3
/DQSL
G3
DML
E7
BA0
M2
BA1
N8
BA2
M3
/CS
L2
/RAS
J3
/CAS
K3
/WE
L3
CK
J7
/CK
K7
CKE
K9
ODT
K1
/RESET
T2
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDDQ
A1
VDDQ
A8
VDDQ
C1
VDDQ
C9
VDDQ
D2
VDDQ
E9
VDDQ
F1
VDDQ
H2
VDDQ
H9
VSSQ
B9
VSSQ
B1
VSSQ
D1
VSSQ
D8
VSSQ
E2
VSSQ
E8
VSSQ
F9
VSSQ
G1
VSSQ
G9
VDD
B2
VDD
D9
VD
D
G7
VDD
K2
VDD
K8
VD
D
N1
VDD
N9
VDD
R1
VD
D
R9
VS
S
A9
VS
S
E1
VS
S
G8
VS
S
J2
VS
S
J8
VS
S
M1
VS
S
M9
VS
S
P1
VS
S
P9
VS
S
T1
VS
S
T9
NC1
J1
NC2
J9
NC3
L1
NC4
L9
NC5
M7
A13
T3
A14
T7
VS
S
B3
IC501
K4B4G1646D
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10
L7
A11
R7
A12
N7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
DQSU
C7
/DQSU
B7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQSL
F3
/DQSL
G3
DML
E7
BA0
M2
BA1
N8
BA2
M3
/CS
L2
/RAS
J3
/CAS
K3
/WE
L3
CK
J7
/CK
K7
CKE
K9
ODT
K1
/RESET
T2
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDDQ
A1
VDDQ
A8
VDDQ
C1
VDDQ
C9
VDDQ
D2
VDDQ
E9
VDDQ
F1
VDDQ
H2
VDDQ
H9
VSS
Q
B9
VSS
Q
B1
VSS
Q
D1
VSS
Q
D8
VSS
Q
E2
VSS
Q
E8
VSS
Q
F9
VSS
Q
G1
VSS
Q
G9
VD
D
B2
VD
D
D9
VD
D
G7
VD
D
K2
VD
D
K8
VD
D
N1
VD
D
N9
VD
D
R1
VD
D
R9
VSS
A9
VSS
E1
VSS
G8
VSS
J2
VSS
J8
VSS
M1
VSS
M9
VSS
P1
VSS
P9
VSS
T1
VSS
T9
NC1
J1
NC2
J9
NC3
L1
NC4
L9
NC5
M7
A13
T3
A14
T7
VSS
B3
IC500
K4B4G1646D
240R
R559
240R
R523
2Gbit
2Gbit ->50Hz only
A-MCKB
A-MCK
C-MCKB
C-MCK
AVDD_DDR
200R
R552
200R
R553
1K
R558
1K
R557
AVDD_DDR
AVDD_DDR
0R
R506
0R
R538
MIU
B_DDR3_A[0]
AD17
B_DDR3_A[1]
AD22
B_DDR3_A[2]
AC16
B_DDR3_A[3]
AC17
B_DDR3_A[4]
AC21
B_DDR3_A[5]
AD16
B_DDR3_A[6]
AE23
B_DDR3_A[7]
AC15
B_DDR3_A[8]
AD23
B_DDR3_A[9]
AD14
B_DDR3_A[10]
AD19
B_DDR3_A[11]
AC22
B_DDR3_A[12]
AC20
B_DDR3_A[13]
AC14
B_DDR3_A[14]
AC23
B_DDR3_DQL[0]
AG16
B_DDR3_DQL[1]
AF21
B_DDR3_DQL[2]
AH16
B_DDR3_DQL[3]
AG21
B_DDR3_DQL[4]
AH15
B_DDR3_DQL[5]
AG20
B_DDR3_DQL[6]
AF16
B_DDR3_DQL[7]
AF20
B_DDR3_DQU[0]
AG23
B_DDR3_DQU[1]
AG18
B_DDR3_DQU[2]
AG24
B_DDR3_DQU[3]
AG17
B_DDR3_DQU[4]
AF23
B_DDR3_DQU[5]
AF18
B_DDR3_DQU[6]
AF24
B_DDR3_DQU[7]
AF19
B_DDR3_CASZ
AC19
B_DDR3_RASZ
AE20
B_DDR3_WEZ
AD20
B_DDR3_DML
AF22
B_DDR3_DMU
AF17
B_DDR3_ODT
AC18
B_DDR3_BA[0]
AE17
B_DDR3_BA[1]
AD21
B_DDR3_BA[2]
AD18
B_DDR3_RESET
AD15
B_DDR3_CKE
AG25
B_DDR3_MCLK
AF25
B_DDR3_MCLKZ
AH25
B_DDR3_DQSL
AH19
B_DDR3_DQSLB
AG19
B_DDR3_DQSU
AH22
B_DDR3_DQSUB
AG22
A_DDR3_A[0]
Y24
A_DDR3_A[1]
R23
A_DDR3_A[2]
AA25
A_DDR3_A[3]
AA23
A_DDR3_A[4]
R25
A_DDR3_A[5]
AA24
A_DDR3_A[6]
R24
A_DDR3_A[7]
AB23
A_DDR3_A[8]
P23
A_DDR3_A[9]
AC25
A_DDR3_A[10]
V23
A_DDR3_A[11]
P24
A_DDR3_A[12]
T23
A_DDR3_A[13]
AC24
A_DDR3_A[14]
N24
A_DDR3_DQL[0]
AF28
A_DDR3_DQL[1]
AB27
A_DDR3_DQL[2]
AF26
A_DDR3_DQL[3]
AA26
A_DDR3_DQL[4]
AH27
A_DDR3_DQL[5]
AB26
A_DDR3_DQL[6]
AG28
A_DDR3_DQL[7]
AC27
A_DDR3_DQU[0]
W26
A_DDR3_DQU[1]
AD26
A_DDR3_DQU[2]
V26
A_DDR3_DQU[3]
AE26
A_DDR3_DQU[4]
Y27
A_DDR3_DQU[5]
AE27
A_DDR3_DQU[6]
W27
A_DDR3_DQU[7]
AD27
A_DDR3_CASZ
U23
A_DDR3_RASZ
U24
A_DDR3_WEZ
V24
A_DDR3_DML
AA27
A_DDR3_DMU
AF27
A_DDR3_ODT
V25
A_DDR3_BA[0]
Y23
A_DDR3_BA[1]
T24
A_DDR3_BA[2]
W24
A_DDR3_RESET
AB24
A_DDR3_CKE
U28
A_DDR3_MCLK
V27
A_DDR3_MCLKZ
U26
A_DDR3_DQSL
AC26
A_DDR3_DQSLB
AC28
A_DDR3_DQSU
Y26
A_DDR3_DQSUB
Y28
A_DDR3_CS0
W23
IC200 MSD8361MVK
Содержание 32 VLE 6520 BH
Страница 5: ...GRUNDIG Service Chassis KU 1 5 40 55 UHD...