AMD Vega 10, Справочник данных

Страница: 33 / 188

Table 3–2 Pin Assignments (Right Half)
24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC
A
DFTIO_1
35 DFTIO_1
36 DFTIO_1
43 VDDCR_
SOC DFTIO_1
52 DFTIO_1
58 DFTIO_1
61 VDDCR_
SOC DFTIO_1
65 DFTIO_1
66 DFTIO_1
74 VDDCR_
SOC DFTIO_2
10 DFTIO_2
11 DFTIO_2
03
VSS
DFTIO_2
01 DFTIO_2
02 DFTIO_2
09
VSS
DFTIO_1
87 VDDCR_
SOC
B
DFTIO_1
29
VSS
DFTIO_1
18 DFTIO_1
31 DFTIO_1
39
VSS
DFTIO_1
53 DFTIO_1
33 DFTIO_1
47
VSS
DFTIO_1
51 DFTIO_1
67 DFTIO_1
75
VSS
DFTIO_1
69 DFTIO_2
22 DFTIO_2
17
VSS
DFTIO_2
04 DFTIO_1
82 DFTIO_1
89 VDDCR_
SOC
C
DFTIO_1
28 DFTIO_1
32 DFTIO_1
46 VDDCR_
SOC DFTIO_1
37 DFTIO_1
42 DFTIO_1
54 VDDCR_
SOC DFTIO_1
62 DFTIO_1
79 DFTIO_1
90 VDDCR_
SOC DFTIO_1
49 DFTIO_1
81 DFTIO_1
64
VSS
DFTIO_1
72 DFTIO_1
92 DFTIO_1
80
VSS
DFTIO_1
86 VDDCR_
SOC
D
DFTIO_1
41
VSS
DFTIO_1
76 DFTIO_1
77 DFTIO_1
57
VSS
DFTIO_1
48 DFTIO_1
63 DFTIO_1
73
VSS
DFTIO_2
08 DFTIO_2
14 DFTIO_2
21
VSS
DFTIO_2
19 DFTIO_2
16 DFTIO_2
28
VSS
DFTIO_1
94 DFTIO_1
99 DFTIO_1
88
E
DFTIO_1
45 DFTIO_1
34 DFTIO_1
59 VDDCR_
SOC DFTIO_1
68 DFTIO_1
83 DFTIO_1
96 VDDCR_
SOC DFTIO_1
85 DFTIO_2
20 DFTIO_2
06 VDDCR_
SOC DFTIO_2
54 DFTIO_2
43 DFTIO_2
35
VSS
DFTIO_2
00 DFTIO_2
29 DFTIO_1
95
VSS
DFTIO_2
15 VDDCR_
SOC
F
DFTIO_9
3
VSS
DFTIO_1
23 DFTIO_1
44 DFTIO_1
30
VSS
DFTIO_1
71 DFTIO_1
56 DFTIO_2
12
VSS
DFTIO_2
52 DFTIO_2
34 DFTIO_2
27
VSS
DFTIO_2
57 DFTIO_2
45 DFTIO_2
44
VSS
DFTIO_2
23 DFTIO_2
24 DFTIO_2
05 VDDCR_
SOC
G
DFTIO_1
55 DFTIO_1
70 DFTIO_1
13 VDDCR_
SOC DFTIO_1
78 DFTIO_1
91 DFTIO_1
98 VDDCR_
SOC DFTIO_2
90 DFTIO_2
81 DFTIO_2
38 VDDCR_
SOC DFTIO_2
18 DFTIO_2
07 DFTIO_2
69 VDDCR_
SOC DFTIO_2
72 DFTIO_2
49 DFTIO_2
26 VDDCR_
SOC DFTIO_2
25 VDDCR_
SOC
H
DFTIO_1
60 VDDCR_
SOC DFTIO_1
24 DFTIO_1
40 DFTIO_1
84 VDDCR_
SOC DFTIO_1
97 DFTIO_2
13 DFTIO_2
32 VDDCR_
SOC DFTIO_2
47 DFTIO_1
93 DFTIO_2
55
VSS
DFTIO_2
64 DFTIO_2
56 DFTIO_2
59
VSS
DFTIO_2
42 DFTIO_2
30 DFTIO_2
31 VDDCR_
SOC
J
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
DFTIO_2
65 DFTIO_2
86 VDDCR_
SOC DFTIO_2
46 DFTIO_2
39 DFTIO_2
41 VDDCR_
SOC DFTIO_2
33 VDDCR_
SOC
K
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_2
80 DFTIO_2
89 DFTIO_2
76 VDDCR_
SOC DFTIO_2
48 DFTIO_2
40 DFTIO_2
37 VDDCR_
SOC
L
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_2
75 DFTIO_3
10 VDDCR_
SOC DFTIO_2
82 DFTIO_2
61 DFTIO_2
53 VDDCR_
SOC DFTIO_2
36 VDDCR_
SOC
M
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS VSS VSS VSS VSS VSS
DFTIO_3
20 DFTIO_3
00 DFTIO_2
87
VSS
DFTIO_2
60 DFTIO_2
50 DFTIO_2
51 VDDCR_
SOC
N
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS VSS VSS VSS VSS
DFTIO_2
95 DFTIO_3
24
VSS
DFTIO_3
01 DFTIO_2
88 DFTIO_2
67
VSS
DFTIO_2
58 VDDCR_
SOC
P
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_3
15 DFTIO_2
70 DFTIO_3
09 VDDCR_
SOC DFTIO_2
84 DFTIO_2
62 DFTIO_2
63 VDDCR_
SOC
R
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC
TEST6
DFTIO_3
22 VDDCR_
SOC DFTIO_3
03 DFTIO_2
77 DFTIO_2
68 VDDCR_
SOC DFTIO_2
85 VDDCR_
SOC
T
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS
DFTIO_2
78 DFTIO_2
79 DFTIO_3
08
VSS
DFTIO_2
71 DFTIO_2
98 DFTIO_2
96 VDDCR_
SOC
U
VSS
VDDCR_
SOC VDDCR_
SOC
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS
INTCRAC
KMONGU
L
DFTIO_2
83
VSS
DFTIO_2
99 DFTIO_2
73 DFTIO_2
74
VSS
DFTIO_2
66 VDDCR_
SOC
V
VSS
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_2
91 DFTIO_2
92 DFTIO_2
93 VDDCR_
SOC DFTIO_3
04 DFTIO_3
06 DFTIO_2
97 VDDCR_
SOC
W
VSS
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC
INTCRAC
KMONGU
R
DFTIO_2
94 VDDCR_
SOC DFTIO_3
16 DFTIO_3
23 DFTIO_3
05 VDDCR_
SOC DFTIO_3
02 VDDCR_
SOC
Y
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS
DFTIO_3
29 DFTIO_3
18 DFTIO_3
21
VSS
DFTIO_3
12 DFTIO_3
13 DFTIO_3
07 VDDCR_
SOC
AA
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS
DFTIO_3
32 DFTIO_3
35
VSS
DFTIO_3
17 DFTIO_3
14 DFTIO_3
25
VSS
DFTIO_3
11 VDDCR_
SOC
AB
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_3
34 DFTIO_3
26 DFTIO_3
19 VDDCR_
SOC DFTIO_3
33 DFTIO_3
30 DFTIO_3
28 VDDCR_
SOC
AC
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC
RSVD RSVD
VDDCR_
SOC
RSVD
DFTIO_3
27 DFTIO_3
31 VDDCR_
SOC
RSVD
VDDCR_
SOC
AD
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS RSVD RSVD RSVD VSS RSVD RSVD RSVD
VDDCR_
SOC
AE
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS RSVD RSVD VSS RSVD RSVD RSVD VSS RSVD
VDDCR_
SOC
AF
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC
RSVD RSVD RSVD
VDDCR_
SOC
RSVD RSVD RSVD
VDDCR_
SOC
AG
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_3
70
RSVD
VDDCR_
SOC
RSVD RSVD RSVD
VDDCR_
SOC
RSVD
VDDCR_
SOC
AH
HBMA_D
AP_8
VSS
HBMA_D
AP_6 HBMA_D
AP_0
VSS
HBMB_D
AP_47 HBMB_D
AP_41
VSS
HBMB_D
AP_30 HBMB_D
AP_24
VSS
HBMB_D
AP_11 HBMB_D
AP_1
VSS
DFTIO_3
83 DFTIO_3
78 DFTIO_3
42
VSS RSVD
DFTIO_3
81
RSVD
VDDCR_
SOC
AJ
VSS
HBMA_D
AP_9 HBMA_D
AP_1
VSS
HBMB_D
AP_59 HBMB_D
AP_55
VSS
HBMB_D
AP_44 HBMB_D
AP_31
VSS
HBMB_D
AP_14 HBMB_D
AP_10
VSS VSS RSVD VSS RSVD
DFTIO_3
77 DFTIO_3
60
VSS
DFTIO_3
62 VDDCR_
SOC
AK
HBMA_D
AP_20 HBMA_D
AP_16 VDDCI_M
EM HBMA_D
AP_5 HBMB_D
AP_58 VDDCI_M
EM HBMB_D
AP_50 HBMB_D
AP_39 VDDCI_M
EM HBMB_D
AP_21 HBMB_D
AP_17 VDDCI_M
EM HBMB_D
AP_7 HBMB_D
AP_0
RSVD
DFTIO_3
82 DFTIO_3
71 VDDCR_
SOC DFTIO_3
69 DFTIO_3
73 DFTIO_3
80 VDDCR_
SOC
AL
HBMA_D
AP_29 VDDCI_M
EM HBMA_D
AP_4 HBMA_D
AP_3 VDDCI_M
EM HBMB_D
AP_48 HBMB_D
AP_45 VDDCI_M
EM HBMB_D
AP_27 HBMB_D
AP_23 VDDCI_M
EM HBMB_D
AP_13 HBMB_D
AP_3
RSVD RSVD
VDDCR_
SOC DFTIO_3
36 DFTIO_3
72 DFTIO_3
37 VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC
AM
VSS
HBMA_D
AP_18 HBMA_D
AP_10
VSS
HBMB_D
AP_54 HBMB_D
AP_53
VSS
HBMB_D
AP_38 HBMB_D
AP_33
VSS
HBMB_D
AP_16 HBMB_D
AP_6
VSS MTESTB RSVD
DFTIO_3
63 DFTIO_3
68
VSS
DFTIO_3
39 VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC
AN
VDDCR_
HBM VDDCR_
HBM
VSS
VDDCR_
HBM VDDCR_
HBM
VSS
VDDIO_
MEM HBMB_D
AP_37
VSS
VDDCR_
HBM HBMB_D
AP_22
VSS
HBMB_D
AP_2 HBMB_D
AP_5
RSVD
DFTIO_3
79 DFTIO_3
74 DFTIO_3
75 VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC
AP
HBMA_D
AP_30 VDDIO_
MEM HBMA_D
AP_25 HBMA_D
AP_2 VDDIO_
MEM HBMB_D
AP_49 HBMB_D
AP_42 VDDIO_
MEM HBMB_D
AP_32 HBMB_D
AP_28 VDDCR_
HBM HBMB_D
AP_9 VREFEXT
B
RSVD RSVD
DFTIO_3
64 DFTIO_3
65 VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_3
41
AR
VDDIO_
MEM HBMA_D
AP_33 HBMA_D
AP_24 VDDIO_
MEM HBMB_D
AP_57 HBMB_D
AP_52 VDDIO_
MEM HBMB_D
AP_43 HBMB_D
AP_26 VDDIO_
MEM HBMB_D
AP_18 HBMB_D
AP_8
RSVD
TEMPINR
ETURN
VSS
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_3
55 DFTIO_3
40 DFTIO_3
38
AT
VDDIO_
MEM
RSVD VSS RSVD
HBMB_D
AP_56
VSS
HBMB_D
AP_46 HBMB_D
AP_36
VSS
HBMB_D
AP_25 HBMB_D
AP_12
VSS
INTCRAC
KMONDB
TEMPIN
VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC VDDCR_
SOC DFTIO_3
57 DFTIO_3
58 DFTIO_3
76
VSS AU
VDDIO_
MEM
VSS
VDDIO_
MEM VDDIO_
MEM
VSS
HBMB_D
AP_51 HBMB_D
AP_40
VSS
HBMB_D
AP_34 HBMB_D
AP_19
VSS
HBMB_D
AP_15
RSVD VSS RSVD RSVD
DFTIO_3
44 DFTIO_3
66 DFTIO_3
67
VSS
DFTIO_3
56
RSVD AV
RSVD
VDDCR_
HBM
RSVD RSVD
VDDCR_
HBM
RSVD
VDDIO_
MEM HBMB_D
AP_35 HBMB_D
AP_29 VDDIO_
MEM HBMB_D
AP_20 HBMB_D
AP_4 VDDIO_
MEM VDDCR_
HBM
RSVD RSVD
DFTIO_3
52
VSS
DFTIO_3
47 DFTIO_3
45 DFTIO_3
49
VSS AW
VDDIO_
MEM PLLCHAR
Z1_L PLLCHAR
Z1_H VDDCR_
HBM FB_VSS_
B
FB_VDDI
O_MEM_
GPU
RSVD RSVD
VDDIO_
MEM
RSVD RSVD
VDDIO_
MEM
RSVD RSVD
VDDIO_
MEM
VSS
DFTIO_3
59 DFTIO_3
51 DFTIO_3
46
VSS
DFTIO_3
53 DFTIO_3
43
AY
RSVD RSVD RSVD VSS
FB_VDDI
O_MEM_
HBM
FB_VDD
CR_HBM
RSVD VSS RSVD
VDDCR_
HBM
VSS RSVD RSVD VSS RSVD RSVD
DFTIO_3
54
VSS
DFTIO_3
61 DFTIO_3
48 DFTIO_3
50
BA
RSVD RSVD RSVD RSVD VSS VSS VSS RSVD RSVD
VDDIO_
MEM
DPLUS
VDDIO_
MEM VDDIO_
MEM
RSVD RSVD
VDDIO_
MEM
RSVD RSVD VSS RSVD VSS VSS BB
RSVD VSS RSVD RSVD RSVD
PROCHO
T_L
VSS RSVD VSS RSVD DMINUS VSS RSVD RSVD VSS RSVD RSVD VSS
INTCRAC
KMONPD
G
INTCRAC
KMONP
VSS VSS BC
RSVD VSS VPP RSVD RSVD FANOUT
DDCVGA
CLK
ALERT_L RSVD
PUMPOU
T
VSS RSVD RSVD VSS RSVD RSVD VSS RSVD RSVD VSS VSS VSS BD
RSVD VSS VPP VPP VSS FANIN
DDCVGA
DATA
CTF RSVD PUMPIN VSS RSVD RSVD VSS RSVD VSS RSVD VSS VSS VSS BE
24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45
3.2 PCI Express® Bus Interface
For more information on signal definitions and electrical requirements, refer to the
PCI Express® Card Electromechanical 3.0 Specification and PCI Express Base 3.0
Specification.
Signal Descriptions 21
© 2017 Advanced Micro Devices, Inc.
AMD Confidential - Do not duplicate.
"Vega 10" Databook
56006_1.00