DTH7500 / DTH8000
First issue 12 / 03
21285810-00-3
LAB3
CIRCUIT DIAGRAM
+12VS
*
NO
NO
YES
*
*
WE0
CE3
DGND
E2PROM_EN
AV_SDCLK
AV_QDMU
AV_QDML
AV_CS0
AV_RAS
AV_CAS
WE1
SYS_CS
RAS0
RNOTW
WE0
VFL
VCCRAM
DGND
PPC_CLK
CE2
RNOTW
DGND
MEMWAIT
DGND
*
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
BD101
21152830
DGND
*
AV_WE
VCCRAM
AV_MD10
AV_MD8
AV_MD7
AV_MD6
AV_MD0
AV_MD1
AV_MD2
AV_MD3
AV_MD4
AV_MD5
AV_MD9
AV_MD11
AV_MD12
AV_MD13
AV_MD14
AV_MD15
AV_MD[0:15]
4K7
RD119
RD120
4K7
RD121
10K0
36R0
RD109
10K0
RD108
1M0
RD114
1K0
RD113
10K0
RD122
RD107
10K0
16.0V
100N0
CD115
100N0
CD114
10N0
CD129
100N0
CD134
10N0
CD143
CD130
10N0
CD118
1N0
1N0
CD120
1N0
CD137
10N0
CD140
1N0
CD141
1N0
CD131
10N0
CD133
1N0
CD136
100N0
16.0V
CD105
100N0
CD112
CD110
100N0
CD126
1N0
1N0
CD109
CD107
1N0
1N0
CD128
1N0
CD119
100N0
CD124
1N0
CD132
10N0
CD138
10N0
CD139
CD142
10N0
CD144
1N0
1N0
CD106
100N0
CD111
CD135
100N0
CD125
100N0
47U0
16.0V
CD117
CD100
16.0V
10U0
47U0
16.0V
CD101
CD102
16.0V
47U0
CD104
47U0
16.0V
CD103
16.0V
47U0
DGND
VCCRAM
DGND
+3V3SD
RESET
DGND
DGND
DGND
DGND
DGND
DGND
DGND
FLASH_WR
DGND
DGND
DGND
AV_MA5
AV_MA6
AV_MA7
AV_MA8
AV_MA9
AV_MA11
AV_MA3
AV_MA2
AV_MA1
AV_MA0
AV_MA10
AV_MA13
AV_MA12
AV_MA[0:13]
AV_MA4
DGND
VCCRAM
Place E Holes
0.1 spacing
DGND
80R0
FD102
100N0
CD146
80R0
FD101
1M X 16 X
4
1
ED103
1
ED104
I2C_CLK
1M X 16 X
4
4
3
2
1
5
6
7
88
7
6
5
1
2
3
4
10K0
ND102
15338010
36R0
RD123
5P0
CD148
0R0
RD127
0R0
RD125
BC847B
TD101
80R0
FD100
1
A0
2
A1
3
A2
7 NC
6 SCL
5 SDA
8 VCC
4
VSS
eeprom
64k
M24C64
15464120
ID100
DGND
+3V3SD
+5VS3D
EMI_D[0:15]
EMI_AD[1:21]
AV_MD[0:15]
AV_MA[0:13]
I2C_CLK
I2C_DATA
WE0
WE1
RNOTW
CAS0
RAS0
SYS_CS
PPC_CLK
CE3
FLASH_WR
RESET
OE
AV_QDML
AV_QDMU
AV_WE
AV_CAS
AV_CS0
AV_RAS
AV_SDCLK
VDRAM
MEMWAIT
DGND
DGND
DGND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
BD102
21152830
+3V3SD
+5VS3 D
0R0
RD129
0R0
RD130
DGND
WE0
CE3
WE1
E2PROM_EN
TD100
BC857B
I2C_DATA
SYS_CS
PPC_CLK
10P0
CD149
2K2
RD124
OE
CE1
CE1
RB421D
DD100
+5VS3D
LOGGER_CS
LOGGER_IRQ
LOGGER_CS
LOGGER_IRQ
1
A0
2
A1
3
A2
7 NC
6 SCL
5 SDA
8 VCC
4
VSS
eeprom
64k
M24C64
ID101
15464120
TPD18
TPD12
TPD14
TPD17
TPD15
VDRAM
TPD13
TPD40
TPD41
TPD42
TPD43
TPD45
TPD44
TPD46
TPD47
TPD48
TPD49
TPD50
TPD73
TPD74
TPD75
VFL
DGND
OE
1
TPD11
1
ED110
RD128
0R0
RD131
0R0
+5VS3D
+3V3SD
*
DGND
VFL
EMI_D15
EMI_D7
EMI_D14
EMI_D6
EMI_D13
EMI_D5
EMI_D12
EMI_D4
EMI_D11
EMI_D3
EMI_D10
EMI_D2
EMI_D9
EMI_D1
EMI_D8
EMI_D0
EMI_D8
EMI_D14
EMI_D[0:15]
EMI_D0
EMI_D1
EMI_D2
EMI_D3
EMI_D4
EMI_D5
EMI_D6
EMI_D7
EMI_D14
EMI_D15
EMI_D12
EMI_D13
EMI_D10
EMI_D11
EMI_D8
EMI_D9
EMI_D6
EMI_D7
EMI_D4
EMI_D5
EMI_D2
EMI_D1
EMI_D0
EMI_D3
EMI_D15
EMI_D13
EMI_D12
EMI_D11
EMI_D10
EMI_D9
EMI_AD2
EMI_AD3
EMI_AD4
EMI_AD5
EMI_AD6
EMI_AD7
EMI_AD8
EMI_AD18
EMI_AD19
EMI_AD21
EMI_AD20
EMI_AD9
EMI_AD10
EMI_AD11
EMI_AD12
EMI_AD13
EMI_AD14
EMI_AD15
EMI_AD16
EMI_AD21
EMI_AD20
EMI_AD19
EMI_AD18
EMI_AD17
EMI_AD16
EMI_AD15
EMI_AD14
EMI_AD13
EMI_AD12
EMI_AD11
EMI_AD10
EMI_AD9
EMI_AD8
EMI_AD7
EMI_AD6
EMI_AD5
EMI_AD4
EMI_AD3
EMI_AD2
EMI_AD1
EMI_AD[1:21]
EMI_AD15
EMI_AD1
EMI_AD2
EMI_AD3
EMI_AD4
EMI_AD11
EMI_AD16
EMI_AD5
EMI_AD12
EMI_AD10
EMI_AD9
EMI_AD8
EMI_AD7
EMI_AD6
EMI_AD1
EMI_AD17
DGND
VDRAM
SDRAM
1
VDD1
2
DQ0
VDDQ1
3
4
DQ1
5
DQ2
6
VSSQ1
7
DQ3
8
DQ4
9
VDDQ2
10
DQ5
DQ6
11
12
VSSQ2
13
DQ7
VDD2
14
15
DQML
WE
16
17
CAS
RAS
18
19
CS
BA0
20
21
BA1
A10
22
23
A0
A1
24
25
A2
A3
26
27
VDD3
28
VSS1
29
A4
30
A5
31
A6
32
A7
A8
33
34
A9
35
A11
NC1
36
37
CKE
CLK
38
39
DQMH
40
NC2
VSS2
41
42
DQ8
VDDQ3
43
44
DQ9
DQ10
45
VSSQ3
46
DQ11
47
48
DQ12
VDDQ4
49
50
DQ13
DQ14
51
VSSQ4
52
53
DQ15
54
VSS3
MT48LC4M16A2-7E
ID103
25
A0
A1
24
6 A10
5 A11
4 A12
3
A13
2 A14
1 A15
A16
48
A17
17
A18
16
9 A19
A2
23
10
A20
22
A3
A4
21
20
A5
A6
19
18
A7
8 A8
7 A9
29
DQ0
31
DQ1
DQ10
34
36
DQ11
DQ12
39
DQ13
41
DQ14
43
DQ15A_1
45
DQ2
33
35
DQ3
38
DQ4
40
DQ5
42
DQ6
44
DQ7
DQ8 30
32
DQ9
13
NC
VCC 37
27
VSS
46
VSS1
BYTE
47
E 26
28
G
15
RB
12
RP
11
W
VPP/WP
14
M29W320DB
48
47
46
45
44
43
42
41
40
39
36
35
34
33
32
31
30
29
28
26
25
12
38
37
27
24
21
23
22
20
19
18
17
16
15
14
13
11
10
9
8
7
6
5
3
2
4
1
21198580
ID104
SDRAM
1
VDD1
2
DQ0
VDDQ1
3
4
DQ1
5
DQ2
6
VSSQ1
7
DQ3
8
DQ4
9
VDDQ2
10
DQ5
DQ6
11
12
VSSQ2
13
DQ7
VDD2
14
15
DQML
WE
16
17
CAS
RAS
18
19
CS
BA0
20
21
BA1
A10
22
23
A0
A1
24
25
A2
A3
26
27
VDD3
28
VSS1
29
A4
30
A5
31
A6
32
A7
A8
33
34
A9
35
A11
NC1
36
37
CKE
CLK
38
39
DQMH
40
NC2
VSS2
41
42
DQ8
VDDQ3
43
44
DQ9
DQ10
45
VSSQ3
46
DQ11
47
48
DQ12
VDDQ4
49
50
DQ13
DQ14
51
VSSQ4
52
53
DQ15
54
VSS3
MT48LC4M16A2-7E
ID105
TPD16
TPD19
TPD99
RD132
LIGHT FLASH
ST FLASH
YES
RD133
RD118
10K0
VFL
+12VS
RD133
0R0
0R0
RD132
MPEG DECODER MEMORY
CE2
CAS0
CAS0
DGND
22P0
CD147
140103
14-01-03
(DIGITAL BOARD 8/9)
MAIN SCHEMATIC DIAGRAM - SCHEMA DE LA PLATINE PRINCIPALE - SCHALTBILD HAUPTPLATINE - SCHEMA DELLA PIASTRA PRINCIPALE- ESQUEMA DE LA PLATINA PRINCIPAL
