PDP-R06G
69
5
6
7
8
5
6
7
8
C
D
F
A
B
E
K4S161622H-TC60 (MR MAIN ASSY : IC6002)
• 16M SDRAM (for Main VDEC)
Pin Arrangement (Top view)
Block Diagram
V
DD
1
DQ0
2
DQ1
3
V
SSQ
4
DQ2
5
DQ3
6
V
DDQ
7
DQ4
8
DQ5
9
V
SSQ
10
DQ6
11
DQ7
12
V
DDQ
13
LDQM
14
WE
15
CAS
16
RAS
17
CS
18
BA
19
A10/AP
20
A0
21
A1
22
A2
23
A3
24
V
DD
25
50
V
SS
49
DQ15
48
DQ14
47
V
SSQ
46
DQ13
45
DQ12
44
V
DDQ
43
DQ11
42
DQ10
41
V
SSQ
40
DQ9
39
DQ8
38
V
DDQ
37
N.C/RFU
36
UDQM
35
CLK
34
CKE
33
N.C
32
A9
31
A8
30
A7
29
A6
28
A5
27
A4
26
V
SS
35
20, 21-24,
27-32
CLK
35
CLK
34
CKE
18
CS
17
RAS
16
CAS
15
14
36
WE
LDQM UDQM
LCKE
LRAS
LCBR
A [10:0]
Address Register
Ro
w Decoder
I/O Control
Output Buff
er
Col.
Buff
er
Bank Select
Data Input Register
512K x 16
Column Decoder
Latency & Burst Lenth
Timing Register
Programming Register
512K x 16
Sense AMP
Ro
w Buff
er
Refresh Counter
LWE
14
2, 3, 5, 6, 8, 9, 11,
12, 39, 40, 42, 43,
45, 46, 48, 49
LDQM
DQ [15:0]
LRAS
LCBR
LWE
LDQM
LCAS
LWCBR