LG 77EG9700, Service Manual

Page: 56 / 141

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
R
1
2
1
1
1
1
0
0
M0_DDR_DQ19_D14
M0_DDR_DQ25_D14
M0_DDR_DQ30_D14
VDDC15_D14
H5TQ1G63EFR-PBC
IC12100
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
NC_7
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M0_DDR_DM2_D14
M1_DDR_DQ22_D14
M0_1_DDR_VREFCA_D14
M1_DDR_A0_D14
M1_DDR_DQ1_D14
M0_DDR_DQ30_D14
M0_DDR_BA1_D14
M1_DDR_A7_D14
M0_DDR_DM0_D14
VDDC15_D14
M0_DDR_BA1_D14
M0_DDR_DQ11_D14
M1_DDR_A5_D14
M1_DDR_DQS0_D14
M0_DDR_A12_D14
M0_DDR_DQ24_D14
M1_DDR_DQ17_D14
M1_DDR_A10_D14
M0_DDR_A1_D14
M0_DDR_RESET_N_D14
M1_DDR_A3_D14
M0_DDR_A0_D14
M0_DDR_DQ14_D14
H5TQ1G63EFR-PBC
IC12102
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
NC_7
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M0_U_CLKN_D14
M0_DDR_DQ21_D14
M1_DDR_DQ24_D14
M0_DDR_DQS_N1_D14
M1_DDR_A9_D14
M0_DDR_A1_D14
M0_DDR_DM1_D14
R12122
1K
1%
M1_DDR_DQS_N1_D14
M0_DDR_A11_D14
M1_DDR_A13_D14
M0_DDR_DM3_D14
M0_DDR_DQ2_D14
M0_DDR_DQ23_D14
M1_DDR_BA2_D14
M0_DDR_A4_D14
M1_DDR_A8_D14
M1_D_CLKN_D14
M1_DDR_DQ9_D14
R12107
10K
M1_DDR_BA0_D14
M1_DDR_DQ12_D14
M1_DDR_DQS_N2_D14
M1_DDR_RESET_N_D14
M1_DDR_A6_D14
H5TQ1G63EFR-PBC
IC12103
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
NC_7
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
C12107
0.1uF
OPT
R
1
2
1
1
7
1
0
0
M1_U_CLKN_D14
M0_D_CLKN_D14
M0_DDR_VREFCA_D14
M0_DDR_DQ10_D14
M1_DDR_CKE_D14
M0_DDR_DQ14_D14
M0_DDR_DQ12_D14
M1_DDR_DQ30_D14
C12106
0.1uF
OPT
M1_U_CLK_D14
R12127
240
1%
M0_DDR_DQS3_D14
M0_D_CLK_D14
VDDC15_D14
M0_DDR_A2_D14
M0_DDR_RESET_N_D14
R12126
240
1%
C12104
0.1uF
OPT
M1_DDR_A1_D14
M0_DDR_DQ2_D14
M1_DDR_DQ29_D14
M0_DDR_BA1_D14
M0_DDR_A9_D14
R
1
2
1
0
0
1
0
0
M0_DDR_A11_D14
M0_DDR_DQ28_D14
VDDC15_D14
M1_DDR_A4_D14
M0_DDR_DQ24_D14
M0_DDR_BA2_D14
M1_DDR_DQS_N2_D14
M1_DDR_A2_D14
M1_DDR_CKE_D14
M0_DDR_RESET_N_D14
M0_DDR_A12_D14
M1_DDR_A3_D14
M1_DDR_DQ23_D14
C12110 0.1uF
M1_DDR_DQ15_D14
M1_DDR_A8_D14
M0_DDR_DQ13_D14
M0_DDR_A4_D14
M1_DDR_RASN_D14
M1_DDR_WEN_D14
M0_DDR_DQS2_D14
M1_DDR_A9_D14
M0_DDR_BA0_D14
M0_DDR_DQS_N2_D14
M1_DDR_DQ4_D14
M1_DDR_DQS_N3_D14
C12109 0.1uF
M1_DDR_DQ11_D14
M1_DDR_DQ6_D14
R12112
10K
M1_DDR_DQ31_D14
M1_DDR_DQ26_D14
M1_DDR_CKE_D14
C12115
0.1uF
M1_DDR_A2_D14
R12115
1K
1%
M1_DDR_DQ23_D14
M1_DDR_DQ28_D14
M1_DDR_CKE_D14
M1_DDR_BA1_D14
VDDC15_D14
M0_DDR_CKE_D14
M0_DDR_DQ26_D14
VDDC15_D14
M0_U_CLKN_D14
M1_D_CLK_D14
M1_DDR_A4_D14
M1_DDR_A11_D14
M0_DDR_WEN_D14
M0_DDR_A7_D14
M0_DDR_A13_D14
M1_DDR_DQS2_D14
C12100
0.1uF
OPT
M1_DDR_DM1_D14
M0_DDR_A5_D14
M0_DDR_A8_D14
VDDC15_D14
M1_DDR_DQ21_D14
VDDC15_D14
M0_DDR_A3_D14
M0_DDR_CASN_D14
M1_DDR_DQ0_D14
M0_DDR_DQS_N0_D14
M1_DDR_A8_D14
M0_DDR_DQ23_D14
M0_DDR_DQ22_D14
M1_DDR_WEN_D14
M0_DDR_CASN_D14
M0_DDR_A1_D14
M1_DDR_DQ7_D14
M0_DDR_DQS_N1_D14
M1_DDR_ODT_D14
M1_U_CLKN_D14
M0_DDR_DQ6_D14
M0_DDR_VREFDQ_D14
M0_DDR_DQ16_D14
M0_DDR_A6_D14
M1_DDR_DQ3_D14
M1_U_CLKN_D14
M1_DDR_RASN_D14
M1_DDR_DQ9_D14
M1_DDR_A4_D14
M0_DDR_DQ1_D14
M0_DDR_ODT_D14
M0_D_CLK_D14
M1_DDR_A5_D14
M0_DDR_RESET_N_D14
M1_D_CLK_D14
VDDC15_D14
M0_DDR_DQ12_D14
C12105
0.1uF
OPT
M1_DDR_DQ5_D14
M1_DDR_DQ16_D14
M0_DDR_A11_D14
VDDC15_D14
M0_DDR_A2_D14
M1_DDR_DQ3_D14
R12123
240
1%
M1_DDR_A6_D14
M0_DDR_A4_D14
M0_DDR_DQ20_D14
M1_1_DDR_VREFCA_D14
C12114 0.1uF
M0_DDR_DQS_N3_D14
R12124
1K
1%
M1_DDR_DQ20_D14
M1_1_DDR_VREFDQ_D14
M0_DDR_DQS1_D14
M0_DDR_CASN_D14
M1_DDR_DQ18_D14
M0_DDR_RASN_D14
M0_DDR_VREFDQ_D14
M1_DDR_A6_D14
R12116
1K
1%
M0_DDR_DQ3_D14
M1_DDR_DQ8_D14
M0_DDR_DQ5_D14
M1_DDR_WEN_D14
M0_DDR_A9_D14
M0_DDR_DQ21_D14
M1_DDR_BA0_D14
M1_DDR_DQ24_D14
M0_DDR_BA0_D14
M0_DDR_DQS_N2_D14
M0_DDR_DQ22_D14
M1_DDR_A12_D14
M0_DDR_DQ3_D14
R12120
10K
M0_DDR_DQ19_D14
M1_DDR_DQS_N0_D14
M1_DDR_DQ31_D14
M0_DDR_BA2_D14
M0_DDR_A3_D14
R12110
1K
1%
R12102
1K
1%
M1_DDR_BA0_D14
M0_DDR_DQ20_D14
M1_DDR_DM2_D14
M1_DDR_RESET_N_D14
M0_DDR_A5_D14
M1_DDR_DQ25_D14
M1_U_CLK_D14
M0_DDR_A8_D14
M1_DDR_DM2_D14
M1_DDR_DQ12_D14
C12101
0.1uF
OPT
M0_DDR_DQ16_D14
M0_DDR_BA2_D14
M0_U_CLK_D14
M1_DDR_DQS2_D14
M0_DDR_DM1_D14
M1_DDR_A10_D14
M0_DDR_A10_D14
R12119
1K
1%
M0_DDR_DQ17_D14
M0_DDR_A5_D14
M1_DDR_DQ27_D14
M0_DDR_DQS_N3_D14
M1_DDR_DQ10_D14
M1_DDR_DQ17_D14
M0_DDR_A9_D14
M1_DDR_BA1_D14
M0_D_CLKN_D14
C12108
0.1uF
M1_DDR_DQS_N3_D14
R
1
2
1
0
4
1
0
0
H5TQ1G63EFR-PBC
IC12101
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
NC_7
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_DQ30_D14
M1_DDR_DQ14_D14
M0_DDR_DQ5_D14
R12114
1K
1%
M1_DDR_DQ4_D14
M1_DDR_CASN_D14
M1_DDR_DQ28_D14
M1_DDR_A13_D14
R12128
240
1%
M1_D_CLK_D14
M1_DDR_DQ19_D14
M0_DDR_DQ18_D14
M0_DDR_BA0_D14
R12101
10K
M1_DDR_DQ20_D14
M0_DDR_RASN_D14
M0_D_CLKN_D14
M0_DDR_DQS3_D14
M1_DDR_RESET_N_D14
R12108
240
1%
C12102
0.1uF
OPT
VDDC15_D14
M1_DDR_DQ19_D14
M1_DDR_DQS1_D14
M1_DDR_DQ15_D14
M0_DDR_DQ1_D14
R12106
1K
1%
M1_DDR_DQ22_D14
M1_DDR_BA1_D14
M0_DDR_ODT_D14
M0_DDR_DQ4_D14
R12129
240
1%
C12103
0.1uF
OPT
M1_DDR_A0_D14
M1_DDR_DM3_D14
M1_DDR_A5_D14
M0_DDR_A10_D14
M0_DDR_DQS0_D14
M0_DDR_A0_D14
M0_DDR_A8_D14
M1_DDR_DQ6_D14
M0_DDR_DQ6_D14
M1_DDR_A3_D14
M1_DDR_DQS1_D14
M0_DDR_ODT_D14
M0_DDR_DM2_D14
M0_DDR_DQ10_D14
M0_DDR_DQ8_D14
R12121
1K
1%
M0_DDR_DQS0_D14
M0_DDR_WEN_D14
M0_U_CLK_D14
M1_DDR_CASN_D14
M0_DDR_DQ18_D14
M1_DDR_DQ10_D14
M0_DDR_DQ25_D14
M0_DDR_DQ28_D14
M0_DDR_DQS2_D14
M1_DDR_DM0_D14
M0_DDR_DQ27_D14
M1_DDR_VREFDQ_D14
M1_1_DDR_VREFDQ_D14
M0_DDR_A0_D14
M1_U_CLK_D14
M0_DDR_DQ26_D14
M0_DDR_A7_D14
C12112
0.1uF
M1_DDR_A7_D14
M1_DDR_DQ11_D14
R12109
1K
1%
M1_DDR_DM3_D14
M0_DDR_DQ9_D14
M1_DDR_DM0_D14
M0_DDR_DM3_D14
M0_DDR_A13_D14
M1_DDR_CASN_D14
M1_DDR_RESET_N_D14
M1_DDR_A0_D14
M0_DDR_DQ7_D14
M0_1_DDR_VREFDQ_D14
R12130
1K
1%
M1_DDR_DQ14_D14
VDDC15_D14
M0_1_DDR_VREFCA_D14
VDDC15_D14
M0_DDR_A13_D14
M1_DDR_DQS3_D14
M0_D_CLK_D14
M1_DDR_DQ16_D14
M1_DDR_DQ0_D14
M1_DDR_VREFCA_D14
M0_DDR_DQ11_D14
M0_DDR_DQ9_D14
M0_DDR_DQ31_D14
M0_DDR_DQ7_D14
M0_DDR_DQ31_D14
M0_DDR_DQ29_D14
M1_DDR_A9_D14
M1_DDR_ODT_D14
M0_DDR_RASN_D14
M1_D_CLKN_D14
M0_DDR_VREFCA_D14
M0_DDR_DQ4_D14
M1_DDR_ODT_D14
M1_DDR_DQS_N0_D14
M1_DDR_A13_D14
M1_DDR_A12_D14
M0_DDR_WEN_D14
M0_DDR_DM0_D14
M1_DDR_A11_D14
M1_1_DDR_VREFCA_D14
M0_DDR_A7_D14
M0_DDR_DQS1_D14
M1_DDR_RASN_D14
M0_DDR_DQ0_D14
M1_DDR_BA2_D14
M0_DDR_CKE_D14
M0_DDR_DQ0_D14
R12118
1K
1%
M1_DDR_A10_D14
R12113
1K
1%
M1_DDR_VREFDQ_D14
M0_DDR_DQS_N0_D14
M0_DDR_DQ8_D14
M0_DDR_DQ17_D14
M1_DDR_VREFCA_D14
M1_DDR_A2_D14
M1_D_CLKN_D14
M1_DDR_DQ2_D14
M1_DDR_A1_D14
M0_DDR_DQ15_D14
M1_DDR_DQ5_D14
M0_DDR_A6_D14
M1_DDR_DM1_D14
M1_DDR_BA2_D14
M1_DDR_A1_D14
M1_DDR_DQ13_D14
M0_U_CLK_D14
M1_DDR_DQ27_D14
M1_DDR_DQ29_D14
VDDC15_D14
M0_DDR_DQ13_D14
M0_DDR_CKE_D14
M0_DDR_CKE_D14
R12105
1K
1%
M1_DDR_DQ1_D14
C12113 0.1uF
M0_U_CLKN_D14
M1_DDR_DQ25_D14
M0_DDR_DQ27_D14
M0_DDR_DQ29_D14
M1_DDR_DQS0_D14
M0_DDR_A12_D14
M1_DDR_DQS3_D14
M1_DDR_DQ21_D14
M0_DDR_A10_D14
M1_DDR_DQS_N1_D14
M1_DDR_DQ2_D14
C12111
0.1uF
R12125
1K
1%
M0_DDR_A2_D14
M0_1_DDR_VREFDQ_D14
M1_DDR_DQ26_D14
M1_DDR_A11_D14
M1_DDR_A7_D14
M1_DDR_DQ13_D14
M1_DDR_DQ18_D14
M1_DDR_DQ7_D14
M1_DDR_DQ8_D14
M0_DDR_A6_D14
M0_DDR_DQ15_D14
M0_DDR_A3_D14
M1_DDR_A12_D14
IC12000
LG1512D
DDR0_A[0]
V13
DDR0_A[1]
V15
DDR0_A[2]
V11
DDR0_A[3]
V9
DDR0_A[4]
W17
DDR0_A[5]
W9
DDR0_A[6]
W16
DDR0_A[7]
V10
DDR0_A[8]
V17
DDR0_A[9]
V12
DDR0_A[10]
W18
DDR0_A[11]
W15
DDR0_A[12]
W14
DDR0_A[13]
W11
DDR0_A[14]
V16
DDR0_A[15]
V14
DDR0_BA[0]
W8
DDR0_BA[1]
V18
DDR0_BA[2]
W12
DDR0_U_CK
Y17
DDR0_U_CK_N
AA17
DDR0_D_CK
Y8
DDR0_D_CK_N
AA8
DDR0_CKE
W13
DDR0_ODT
V7
DDR0_RAS_N
W6
DDR0_CAS_N
W7
DDR0_WE_N
V8
DDR0_RST_N
W10
DDR0_ZQ_CALIB
V6
DDR0_DQS[0]
AA7
DDR0_DQS_N[0]
Y7
DDR0_DQS[1]
AA9
DDR0_DQS_N[1]
AB9
DDR0_DQS[2]
AA16
DDR0_DQS_N[2]
Y16
DDR0_DQS[3]
AA18
DDR0_DQS_N[3]
AB18
DDR0_DM[0]
AB10
DDR0_DM[1]
AB7
DDR0_DM[2]
AB19
DDR0_DM[3]
AB16
DDR0_DQ[0]
AA5
DDR0_DQ[1]
AA12
DDR0_DQ[2]
Y4
DDR0_DQ[3]
Y11
DDR0_DQ[4]
AB4
DDR0_DQ[5]
AB12
DDR0_DQ[6]
AA4
DDR0_DQ[7]
Y12
DDR0_DQ[8]
AA11
DDR0_DQ[9]
AA6
DDR0_DQ[10]
Y10
DDR0_DQ[11]
Y5
DDR0_DQ[12]
Y9
DDR0_DQ[13]
AB6
DDR0_DQ[14]
AA10
DDR0_DQ[15]
Y6
DDR0_DQ[16]
AA14
DDR0_DQ[17]
Y20
DDR0_DQ[18]
Y13
DDR0_DQ[19]
AA21
DDR0_DQ[20]
AB13
DDR0_DQ[21]
AB21
DDR0_DQ[22]
AA13
DDR0_DQ[23]
Y21
DDR0_DQ[24]
AA20
DDR0_DQ[25]
AA15
DDR0_DQ[26]
Y19
DDR0_DQ[27]
Y14
DDR0_DQ[28]
Y18
DDR0_DQ[29]
AB15
DDR0_DQ[30]
AA19
DDR0_DQ[31]
Y15
IC12000
LG1512D
DDR1_A[0]
L5
DDR1_A[1]
N5
DDR1_A[2]
J5
DDR1_A[3]
G5
DDR1_A[4]
T4
DDR1_A[5]
H4
DDR1_A[6]
R4
DDR1_A[7]
H5
DDR1_A[8]
R5
DDR1_A[9]
K5
DDR1_A[10]
U4
DDR1_A[11]
P4
DDR1_A[12]
N4
DDR1_A[13]
K4
DDR1_A[14]
P5
DDR1_A[15]
M5
DDR1_BA[0]
G4
DDR1_BA[1]
T5
DDR1_BA[2]
L4
DDR1_U_CK
T3
DDR1_U_CK_N
T2
DDR1_D_CK
G3
DDR1_D_CK_N
G2
DDR1_CKE
M4
DDR1_ODT
E5
DDR1_RAS_N
E4
DDR1_CAS_N
F4
DDR1_WE_N
F5
DDR1_RST_N
J4
DDR1_ZQ_CALIB
U5
DDR1_DQS[0]
F2
DDR1_DQS_N[0]
F3
DDR1_DQS[1]
H2
DDR1_DQS_N[1]
H1
DDR1_DQS[2]
R2
DDR1_DQS_N[2]
R3
DDR1_DQS[3]
U2
DDR1_DQS_N[3]
U1
DDR1_DM[0]
J1
DDR1_DM[1]
F1
DDR1_DM[2]
V1
DDR1_DM[3]
R1
DDR1_DQ[0]
D2
DDR1_DQ[1]
L2
DDR1_DQ[2]
C3
DDR1_DQ[3]
K3
DDR1_DQ[4]
C1
DDR1_DQ[5]
L1
DDR1_DQ[6]
C2
DDR1_DQ[7]
L3
DDR1_DQ[8]
K2
DDR1_DQ[9]
E2
DDR1_DQ[10]
J3
DDR1_DQ[11]
D3
DDR1_DQ[12]
H3
DDR1_DQ[13]
E1
DDR1_DQ[14]
J2
DDR1_DQ[15]
E3
DDR1_DQ[16]
N2
DDR1_DQ[17]
W3
DDR1_DQ[18]
M3
DDR1_DQ[19]
Y2
DDR1_DQ[20]
M1
DDR1_DQ[21]
Y1
DDR1_DQ[22]
M2
DDR1_DQ[23]
Y3
DDR1_DQ[24]
W2
DDR1_DQ[25]
P2
DDR1_DQ[26]
V3
DDR1_DQ[27]
N3
DDR1_DQ[28]
U3
DDR1_DQ[29]
P1
DDR1_DQ[30]
V2
DDR1_DQ[31]
P3
DDR3
1Gbit
(x16)
DDR3
1Gbit
(x16)
DDR3
1Gbit
(x16)
DDR3
1Gbit
(x16)
BSD-14Y-UD-121-HD
2013.12.17
D14_DDR
Copyright ⓒ 2014 LG Electronics. Inc. All right reserved.
Only for training and service purposes LGE Internal Use Only