Advantech ITA-3650G Series, User Manual

Page: 118 / 184

ITA-3650G 系列用户手册 46
6.1 ITA-3650G 数字 DIO 定义 （见 2.4.8）
6.2 配置顺序
ITA-3650G 上板上走 LPC 总线的 GPIO 通过 Lattice CPLD 实现。
对此 CPLD GPIO IC 的设置和访问需要通过访问系统的 IO Space 来完成。
GPIO IO Space 和对应 GPIO 引脚的映射：
Port GPO : IO 0xC10~0xC12 (bit0-bit23) R/W
0xC10:bit0~bit7 GPO(1~8)
0xC11:bit0~bit7 GPO(9~16)
0xC12:bit0~bit7 GPO(17~24)
Port GPI : IO 0xC13~0xC15 (bit0-bit23) R
0xC13:bit0~bit7 GPI(1~8)
0xC14:bit0~bit7 GPI(9~16)
0xC15:bit0~bit7 GPI(17~24)
如果某个 GPIO Pin 为 Input，可以从对应 IO Space register 的对应 bit 读取相应的
Input 值
如果某个GPIO Pin 为Output，可以往对应IO Space register的对应bit输出Output值
6.3 函数调用参考
GPIO 模拟代码 （C 语言伪代码）
往 GPO 4 输出 High:
unsigned char data;
data = inportb(0xC10); // 先读取对应 IO Space register value
data |= 0x08;
//00001000B，设置 bit 03 为 ‘1’，代表输出 High
outportb(0xC10, data); // 输出 output value
读取 GPI 9 Input 值：
unsigned char data;
data = inportb(0xC14); // 先读取对应 IO Space register value
if (data & 0x01); //00000001B，判断 bit 0 的值
High // 1 = High
else
Low // 0 = Low
注！ ITA-3650G 的采用 48bit 的 CPLD 实现 GPIO 控制，一共 24 个 GPI 和 24 个
GPO。