[V-U388USV]
11/18
B_DDR3_DQU[7]
B_MCLKZ
B_MCLK
B_MCLKE
B_DDR3_BA[1]
B_DDR3_BA[0]
B_WEZ
B_DDR3_DQU[6]
B_DDR3_DQU[5]
B_DDR3_DQU[4]
B_DDR3_DQU[3]
B_DDR3_DQU[2]
B_DDR3_DQU[1]
B_DDR3_DQU[0]
B_DDR3_DQL[7]
B_DDR3_DQL[6]
B_DDR3_DQL[5]
B_DDR3_DQL[4]
B_DDR3_DQL[3]
B_DDR3_DQL[2]
B_DDR3_DQL[1]
B_DDR3_DQL[0]
B_DDR3_DQSL
B_DDR3_DQSU
B_DDR3_A[11]
B_DDR3_A[10]
B_DDR3_A[9]
B_DDR3_A[8]
B_DDR3_A[7]
B_DDR3_A[6]
B_DDR3_A[5]
B_DDR3_A[4]
B_DDR3_A[3]
B_DDR3_A[2]
B_DDR3_A[1]
B_DDR3_A[0]
B_DDR3_DQMU
B_DDR3_DQML
B_RESET
B_RASZ
B_CASZ
[DDR-3 INTERFACE 2/3]
B_DDR3_A[13]
B_DDR3_A[12]
B_DDR3_DQSBU
B_DDR3_DQSBL
B_ODT
B_DDR3_BA[2]
B_DDR3_A[14]
FUNCTION
TITLE
F
D
SH.NO.
DESIGNED BY
8
7
6
5
4
3
2
1
B
PAGE NO.
REV.MARK
DRAWING.NO.
TOSHIBA CORPORATION
A
C
E
5T03655D
F
D
B
A
C
E
128
M_DDRB_ADR12
128 M_DDRB_DQSBL
128
M_DDRB_ADR6
128
M_DDRB_WEZ
128
M_DDRB_ADR10
128
M_DDRB_ADR3
128
M_DDRB_ADR13
128 M_DDRB_DQL3
128
M_DDRB_ADR7
128 M_DDRB_ODT
128 M_DDRB_DQL7
128
M_DDRB_CLKZ
128 M_DDRB_DQU2
128 M_DDRB_DQL1
128 M_DDRB_DQU5
128
M_DDRB_RASZ
128 M_DDRB_DQSL
128
M_DDRB_DQML
128
M_DDRB_ADR11
128 M_DDRB_RST
128 M_DDRB_DQL0
128 M_DDRB_DQL6
128
M_DDRB_DQMU
128 M_DDRB_DQL5
128
M_DDRB_ADR8
128 M_DDRB_DQU3
128 M_DDRB_DQU6
128
M_DDRB_ADR14
128
M_DDRB_ADR4
128
M_DDRB_CLKE
128
M_DDRB_BA1
128 M_DDRB_DQL4
128
M_DDRB_ADR2
128
M_DDRB_CASZ
128 M_DDRB_DQSU
128
M_DDRB_ADR1
128 M_DDRB_DQU7
128 M_DDRB_DQU0
128
M_DDRB_BA2
128 M_DDRB_DQSBU
128
M_DDRB_ADR9
128 M_DDRB_DQL2
128
M_DDRB_CLK
128
M_DDRB_BA0
128 M_DDRB_DQU1
128 M_DDRB_DQU4
128
M_DDRB_ADR5
128
M_DDRB_ADR0
V46A00065300
IC100
MSD388USV-V6
N24
N22
N23
N21
R22
V22
Y25
T21
M21
M23
T23
W25
T26
U25
W24
W26
T24
V26
V24
Y26
T25
U23
M20
R21
R24
N26
N25
N20
R23
P23
P26
AA25
AA24
R26
R25
Y24
P25
AA26
T22
P21
P20
U22
M22
U24
V25
P22
V21
U21
2012.01.19
13:52
OSANAI
MAIN UNIT
MStar (DDR B)
111
12
MP
PE1063ZA