DTH8040
58
First issue 12 / 04
DIGITAL BOARD ABBREVIATION
168CK_ELM . . . . . . . . . .168MHz Elmer clock
27CK_ACLK_SYS . . . . .27MHz clock for PLL 12.288MHz
- . . . . . . . . . . . . . . . . . . . .generator
27CK_CLA . . . . . . . . . . .27MHz clock for Claudia
27CK_DGV . . . . . . . . . . .27MHz clock for Progressive Scan
27CK_DXX . . . . . . . . . . .27MHz clock for DXX
27CK_GS . . . . . . . . . . . .27MHz clock for Gobstopper
27CK_PLL . . . . . . . . . . .27MHz clock for PLL 168MHz generator
48CK_USB . . . . . . . . . . .48KHz clock for USB
ACLK_27M . . . . . . . . . . .Audio clocl 27 MHz
ACLKI . . . . . . . . . . . . . . .Audio clock input
ACLKO . . . . . . . . . . . . . .Audio clock output
ADLRCLK . . . . . . . . . . . .Audio ADC word clock
ADMCLK . . . . . . . . . . . .Audio ADC oversampling clock
ADSCLK . . . . . . . . . . . . .Audio ADC bit clock
ADSDAT1 . . . . . . . . . . . .Audio ADC 1 data
ADSDAT2 . . . . . . . . . . . .Audio ADC 2 data
AGND . . . . . . . . . . . . . . .Audio analog ground
AUD_ADCNTR1 . . . . . .(prepare for MP3)
AUD_ADCNTR2 . . . . . .(prepare for MP3)
AUD_AST . . . . . . . . . . . .(prepare for MP3)
AUD_CS . . . . . . . . . . . . .(prepare for MP3)
AUD_D1 . . . . . . . . . . . . .(prepare for MP3)
AUD_D2 . . . . . . . . . . . . .(prepare for MP3)
AUD_P10B . . . . . . . . . . .(prepare for MP3)
AUD_R/W_N . . . . . . . . .(prepare for MP3)
AUD_STB . . . . . . . . . . . .(prepare for MP3)
AUTO_PROG . . . . . . . . .Auto programming
AV_CAS . . . . . . . . . . . . .SMI SDRAM column address select
AV_CS0 . . . . . . . . . . . . . .SMI SDRAM chip select
AV_MA0..15 . . . . . . . . . .SMI SDRAM address
AV_MD0..15 . . . . . . . . . .SMI SDRAM data
AV_QDML . . . . . . . . . . .SMI SDRAM byte 0 enable
AV_QDMU . . . . . . . . . . .SMI SDRAM byte 1 enable
AV_RAS . . . . . . . . . . . . .SMI SDRAM row address select
AV_SDCLK . . . . . . . . . . .Clock for SMI SDRAM
AV_WE . . . . . . . . . . . . . .SMI SDRAM write enable
AVDD25PLL . . . . . . . . . .(prepare for MP3)
AVLINK . . . . . . . . . . . . . .AV link (prepare)
B_BCLK . . . . . . . . . . . . .I2S bit clock
B_DATA . . . . . . . . . . . . .I2S data
B_FLAG . . . . . . . . . . . . .I2S flag
B_OUT . . . . . . . . . . . . . .B/2H-Pb output from DXX
B_PB2H_DXX . . . . . . . .B/2H-Pb output from low-pass filter
B_SYNC . . . . . . . . . . . . .I2S sync
BBI2C_CLK1 . . . . . . . . .Second pair of I2C clock
BBI2C_DATA1 . . . . . . . .Second pair of I2C data
BUF_OEN1..4 . . . . . . . . .Buffer 1-4 output enable
C_DXX . . . . . . . . . . . . . .Chroma output from low-pass filter
C_OUT . . . . . . . . . . . . . .Chroma output from DXX
C_REC . . . . . . . . . . . . . .Chroma input to Video decoder
C_SYNC . . . . . . . . . . . . .Composite sync(V+H sync)
CAS0 . . . . . . . . . . . . . . . .Column address select
CE1 . . . . . . . . . . . . . . . . .Chip Enable 1
CE2 . . . . . . . . . . . . . . . . .Chip Enable 2
CE3 . . . . . . . . . . . . . . . . .Chip Enable 3
CLA_ACLK . . . . . . . . . . .MPEG Encoder Audio oversampling clock
CLA_ADAT . . . . . . . . . . .MPEG Encoder Audio data
CLA_ADATA . . . . . . . . .MPEG Encoder Audio data
CLA_BCK . . . . . . . . . . . .MPEG Encoder audio bit clock
CLA_FLDI . . . . . . . . . .MPEG Encoder Flied
CLA_HSYNC . . . . . . . .MPEG Encoder horizontal sync
CLA_LRCK . . . . . . . . .MPEG Encoder Audio word clock
CLA_SCLK . . . . . . . . .MPEG Encoder Audio bit clock
CLA_STCLK . . . . . . . .MPEG Encoder Audio bit clock
CLA_VCLKI . . . . . . . . .MPEG Encoder Digital video clock in
CLA_VIN0..7 . . . . . . . .MPEG Encoder Digital data
CLA_VSYNC . . . . . . . .MPEG Encoder vertical sync
CLAHI_CCS . . . . . . . .MPEG Encoder chip select
CLAHI_CRE . . . . . . . .MPEG Encoder read
CLAHI_CWAIT . . . . . .MPEG Encoder wait
CLAHI_CWE . . . . . . . .MPEG Encoder Write
CLAHI_INT . . . . . . . . .MPEG Encoder Interrupt
CLAP0 . . . . . . . . . . . . .MPEG Encoder
CLAUDIA_25V . . . . . . .Power 2.5V for Claudia
CLAUDIA_33V . . . . . . .Power 3.3V for Claudia
CS1FX . . . . . . . . . . . . .Chip select 0
CS3FX . . . . . . . . . . . . .Chip select 1
CTS . . . . . . . . . . . . . . .(prepare for Modem)
HDD_NODD . . . . . . . .HDD and ODD select
CV_OUT . . . . . . . . . . .CVBS from DXX
CVBS/Y_RE . . . . . . . .CVBS/Y input to Video decoder
CVBS_DXX . . . . . . . . .CVBS from low-pass filter
DA0..2 . . . . . . . . . . . . .PCM output data 0-2
DAC_MUTE1 . . . . . . . .Audio mute control for UDA1338 DAC
and ---- . . . . . . . . . . . .
-
output cinch
DAC_RST . . . . . . . . . .Audio DAC reset for CS4392
DALRCLK . . . . . . . . . .PCM left/right audio word clock
DAMCLK . . . . . . . . . . .Over sampling audio DAC oversamplin
clock
DASCLK . . . . . . . . . . .Over sampling audio DAC bit clock
DASDAT0..3 . . . . . . . .PCM output data audio DAC 0-3 data
DBBRRDY0_1 . . . . . . .(prepare for MP3)
DBBWRDY0_1 . . . . . .(prepare for MP3)
DCLK . . . . . . . . . . . . . .serial clock
DDI . . . . . . . . . . . . . . .data input
DGND . . . . . . . . . . . . .Digital Ground
DIOR . . . . . . . . . . . . . .I/O read
DIOW . . . . . . . . . . . . . .I/O write
DMACK . . . . . . . . . . . .DMA acknowledge
DMS . . . . . . . . . . . . . .operation mode
DRSTZ . . . . . . . . . . . . .N-wire reset
DSR . . . . . . . . . . . . . . .(prepare for Modem)
DTR . . . . . . . . . . . . . . .(prepare for Modem)
DVA_ABCK . . . . . . . . .V Link (IEEE1394)
DVA_ACLKI . . . . . . . . .AV Link (IEEE1394) Audio clock input
DVA_ACLKO . . . . . . . .AV Link (IEEE1394) Audio clock output
DVA_ALRCK . . . . . . . .AV Link (IEEE1394) Audio left/right clock
DVA_APLL . . . . . . . . .AV Link (IEEE1394) Audio PLL
DVA_FLD . . . . . . . . . . .AV Link (IEEE1394) Field
DVA_HSYNC . . . . . . . .AV Link (IEEE1394) H-sync
DVA_INT0 . . . . . . . . . .AV Link (IEEE1394) interrupt 0
DVA_INT1 . . . . . . . . . .AV Link (IEEE1394) interrupt 1
DVA_PCM . . . . . . . . . .AV Link (IEEE1394) PCM
DVA_RST . . . . . . . . . .AV Link (IEEE1394) reset
DVA_VCLK . . . . . . . . .AV Link (IEEE1394) Video clock
DVA_VCLKI . . . . . . . . .AV Link (IEEE1394) Video clock input
DVA_VCLKO . . . . . . . .AV Link (IEEE1394) Video clock output
DVA_VD0..7 . . . . . . . . .AV Link (IEEE1394) Video data bus
DVA_VPLL . . . . . . . . . .AV Link (IEEE1394) Video PLL
DVA_VSYNC . . . . . . . .AV Link (IEEE1394) V-sync
DVAPI_CHRDY . . . . . .AV Link (IEEE1394) ch ready
DVAPI_CS . . . . . . . . . .AV Link (IEEE1394) Chip select
DXX_656D0..7 . . . . . . .Digital Video output data from DXX
DXX_FLD . . . . . . . . . . .Field signal from DXX
DXX_GEM_SW . . . . . .Input source select between DXX and
- . . . . . . . . . . . . . . . . . .Gem for Progressive Scan
DXX_MOV_SW . . . . . .Input source select between DXX and
- . . . . . . . . . . . . . . . . . .Movie Board for Progressive Scan
(prepare)
DXX_RST . . . . . . . . . .MPEG Decoder Dxx reset
DXX_VCLK . . . . . . . . .MPEG Decoder Dxx video clock
DXXHSYNC . . . . . . . . .MPEG Decoder Dxx horizontal sync
DXXVCC . . . . . . . . . . .Power supply for DXX
E2PROM_EN . . . . . . . .E2PROM enable
ELMGPIO15 . . . . . . . .Elmer GPIO port
ELMR_IRQ . . . . . . . . .Elmer interrupt
ELMR_RST . . . . . . . . .Elmer reset
EMI_AD1..21 . . . . . . . .EMI bus address line
EMI_D0..15 . . . . . . . . .EMI bus data line
EN_ST9 . . . . . . . . . . . .ST9 enable
FAN_ON . . . . . . . . . . .Fan control
FLASH_WR . . . . . . . . .Flash write
FPA_IRQ . . . . . . . . . . .FPA interrupt
FS_BK . . . . . . . . . . . . .Fast blank
G_OUT . . . . . . . . . . . . .R/2H-Y element output from DXX
G_Y2H_DXX . . . . . . . .R/2H-Y element output from low-pass
filter
GEM_FS . . . . . . . . . . .Gem fast blank
GOB_TCK . . . . . . . . . .Test clock of Gobstooper JTAG
GOB_TDI . . . . . . . . . . .Test data in of Gobstopper JTAG
GOB_TDO . . . . . . . . . .Test data out of Gobstopper JTAG
GOB_TMS . . . . . . . . . .Test mode select of Gobstopper JTAG
GOB_TRSTB . . . . . . . .Test reset of Gobstopper JTAG
GS_IRQ0 . . . . . . . . . . .Gobstopper output interrupt 0
GS_IRQ1 . . . . . . . . . . .Gobstopper output interrupt 1
GS_IRQ2 . . . . . . . . . . .Gobstopper output interrupt 2
H_1H . . . . . . . . . . . . . .H-sync for interlace mode
H_VBI . . . . . . . . . . . . .H-sync for PIP
