IC Data Sheets
8.
8.4
Diagram B09, HY5DU281622FTP-5-C (IC U4401)
Figure 8-4 internal block diagram and pin configuration.
Mode
Regi
s
ter
Comm
a
nd
Decoder
CLK
/CLK
CKE
/C
S
/RA
S
/CA
S
/WE
LDM
UDM
B
a
nk
Control
Mode
Regi
s
ter
Row
Decoder
2M×16 BANK 0
2M×16 BANK 1
2M×16 BANK 2
2M×16 BANK
3
Memory
Cell
Arr
a
y
S
en
s
e A
M
P
Col
u
mn
Decoder
Addre
ss
B
u
ffer
A0
A1
A
m
a
x
BA0
BA1
Col
u
mn Addre
ss
Decoder
16
O
u
tp
u
t B
u
ff
er
DQ0
DQ15
Inp
u
t B
u
ffer
D
S
3
2
2-
b
it Prefet
ch
Un
it
Write D
a
t
a
Regi
s
ter
2-
b
it Prefetch Unit
16
3
2
D
a
t
a
S
tro
b
e
Tr
a
n
s
mitter
D
a
t
a
S
tro
b
e
Receiver
LDQ
S
,
UDQ
S
LDQ
S
,
UDQ
S
DLL
Block
CLK,
/CLK
CLK_DLL
Mode Regi
s
ter
Pin Confi
g
uration
1
2
3
4
5
6
7
8
9
10
11
12
1
3
14
15
16
17
1
8
19
20
21
22
2
3
24
25
26
27
2
8
29
3
0
3
1
3
2
33
66
65
64
6
3
62
61
60
59
5
8
57
56
55
54
5
3
52
51
50
49
4
8
47
46
45
44
4
3
42
41
40
3
9
38
3
7
3
6
3
5
3
4
400mil x
8
75mil
66pin T
S
OP-II
0.65mm pin pitch
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SS
Q
DQ
3
DQ4
V
DDQ
DQ5
DQ6
V
SS
Q
DQ7
NC
V
DDQ
LDQ
S
NC
V
DD
NC
LDM
/WE
/CA
S
/RA
S
/C
S
NC
BA0
BA1
A10/AP
A0
A1
A2
A
3
V
DD
V
SS
DQ15
V
SS
Q
DQ14
DQ1
3
V
DDQ
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DDQ
DQ
8
NC
V
SS
Q
UDQ
S
NC
VREF
V
SS
UDM
/CK
CK
CKE
NC
NC
A11
A9
A
8
A7
A6
A5
A4
V
SS
1
8
250_
3
0
3
_090210.ep
s
090
3
1
8
Block Dia
g
ram