R
9
R
1
N
9
N
1
K
8
K
2
G
7
D
9
B
2
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
H
9
H
2
F
1
E
9
D
2
C
9
C
1
A
1
A
8
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
R
9
R
1
N
9
N
1
K
8
K
2
G
7
D
9
B
2
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
H
9
H
2
F
1
E
9
D
2
C
9
C
1
A
1
A
8
Z
Q
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
L
8
T
9
T
1
P
9
P
1
M
9
M
1
J8
J2
G
8
E
1
A
9
B
3
G
9
G
1
F
9
E
8
E
2
D
8
D
1
B
9
B
1
L
8
T
9
T
1
P
9
P
1
M
9
M
1
J
8
J
2
G
8
E
1
A
9
B
3
G
9
G
1
F
9
E
8
E
2
D
8
D
1
B
9
B
1
Z
Q
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
V
D
D
Q
R
9
R
1
N
9
N
1
K
8
K
2
G
7
D
9
B
2
H
9
H
2
F
1
E
9
D
2
C
9
C
1
A
1
A
8
R
9
R
1
N
9
N
1
K
8
K
2
G
7
D
9
B
2
H
9
H
2
F
1
E
9
D
2
C
9
C
1
A
1
A
8
Z
Q
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
L
8
T
9
T
1
P
9
P
1
M
9
M
1
J
8
J
2
G
8
E
1
A
9
B
3
G
9
G
1
F
9
E
8
E
2
D
8
D
1
B
9
B
1
L
8
T
9
T
1
P
9
P
1
M
9
M
1
J
8
J
2
G
8
E
1
A
9
B
3
G
9
G
1
F
9
E
8
E
2
D
8
D
1
B
9
B
1
Z
Q
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
V
S
S
Q
P7
C-DDR3-A 1-T1
P3
C-DDR3-A 2-T1
N 2
C-DDR3-A 3-T1
P8
C-DDR3-A 4-T1
P2
C-DDR3-A 5-T1
R 8
C-DDR3-A 6-T1
R 2
C-DDR3-A 7-T1
T8
C-DDR3-A 8-T1
R 3
C-DDR3-A 9-T1
L7
C-DDR3-A10-T1
R 7
C-DDR3-A11-T1
N 7
C-DDR3-A12-T1
T3
C-DDR3-A13-T1
T7
C-DDR3-A14-T1
N 8
C-DDR3-BA 1-T1
M3
C-DDR3-BA 2-T1
C-DDR3-RAS Z-T1
J 3
C-DDR3-CAS Z-T1
K 3
L3
C-DDR3-WEZ-T1
K1
C-D D R 3-O D T-T 1
J 9
L1
L9
M7
P7
C-DDR3-A1-T2
P3
C-DDR3-A2-T2
N2
C-DDR3-A3-T2
P8
C-DDR3-A4-T2
P2
C-DDR3-A5-T2
R8
C-DDR3-A6-T2
R2
C-DDR3-A7-T2
T8
C-DDR3-A8-T2
R3
C-DDR3-A9-T2
L7
C-DDR3-A10-T2
R7
C-DDR3-A11-T2
N7
C-DDR3-A12-T2
T3
C-DDR3-A13-T2
T7
C-DDR3-A14-T2
N8
C-DDR3-BA1-T2
M3
C-DDR3-BA2-T2
C-DDR3-RA S Z-T2
J 3
C-DDR3-CA S Z-T2
K 3
L3
C-DDR3-WE Z-T2
K1
C -D D R 3 -O DT -T 2
J9
L1
L9
M7
C7
C-DDR3-DQS3
B7
C-DDR3-DQS3B
C3
C-DDR3-DQ25
C8
C-DDR3-DQ26
C2
C-DDR3-DQ27
A7
C-DDR3-DQ28
A2
C-DDR3-DQ29
B8
C-DDR3-DQ30
A3
C-DDR3-DQ31
F3
C-DDR3-DQS2
G3
C-DDR3-DQS2B
F7
C-DDR3-DQ17
F2
C-DDR3-DQ18
F8
C-DDR3-DQ19
H3
C-DDR3-DQ20
H8
C-DDR3-DQ21
G2
C-DDR3-DQ22
H7
C-DDR3-DQ23
K7
C-DDR3_MCLK Z
K9
C-DDR3-CKE-T2
T2
C-DDR3-RE SE T-T2
82
Ω
D_DDR3_A2
82
Ω
0
Ω
0
0
Ω
41
PINS OF MAIN IC
5
4
RESISTERS
3
DDR3 CHIPS
2
1
BA2,CSB1,CSB2needGNDsHielding
U10 0A
RP3
22
Ω
X 4
C-DDR3- ODT-T1
C-CSB 1
7
5
3
1
8
6
4
2
C_ DDR3 _OD T
C_ DDR3 _C S B1
C_DDR3_ODT
C_DDR3_CSB2
7
5
3
1
8
6
4
2
C-DDR3-OD T-T2
C-CSB 2
RP4
22
Ω
X 4
D
C
C_ DD R 3_C SB 1
C_ DD R 3_C SB 2
C_DDR3_A0
F9
C_DDR3_A1
B8
C_DDR3_A2
F8
C_DDR3_A3
F6
C_DDR3_A4
B9
C_DDR3_A5
F7
C_DDR3_A6
A9
C_DDR3_A7
D7
C_DDR3_A8
F11
C_DDR3_A9
C6
C _ DDR 3 _ A 1 0
B10
C _ DDR 3 _ A 1 1
F10
C _ DDR 3 _ A 1 2
D11
C_DDR3_A13
A6
C_DDR3_A14
A8
E9
C_DDR3_BA0
D4
C _ DDR 3 _ B A 1
E11
C_DDR3_BA2
D5
C _ D DR 3 _ R ASZ
D9
C _ D DR 3 _ C ASZ
B7
C _ DDR 3 _ W EZ
C7
C _ DDR 3 _ O D T
F5
C _ D DR 3 _ C KE
C11
C _DD R 3 _R ESE T
E7
C_ DDR 3 _M C LK
C 1 2
C_D DR 3_ MC LK Z
A 1 1
B5
E5
C _DD R 3 _D Q 0
D17
C _DD R 3 _D Q 1
E12
C _DD R 3 _D Q 2
E16
C _DD R 3 _D Q 3
D13
C _DD R 3 _D Q 4
B18
C _DD R 3 _D Q 5
B12
C _DD R 3 _D Q 6
A18
C _DD R 3 _D Q 7
C13
C _DD R 3 _D M 0
C14
C_ DDR 3 _D QS 0
B 1 6
C_ DDR 3 _D QS 0B
C 1 6
C _DD R 3 _D Q 8
B14
C _DD R 3 _D Q 9
E14
C_ DDR 3 _D Q 10
F1 4
C_ DDR 3 _D Q 11
B 1 7
C_ DDR 3 _D Q 12
D 1 5
C_ DDR 3 _D Q 13
F1 7
C_ DDR 3 _D Q 14
F1 5
C_ DDR 3 _D Q 15
F1 6
C _DD R 3 _D M 1
A17
C_ DDR 3 _D QS 1
A 1 5
C_ DDR 3 _D QS 1B
C 1 5
C_ DDR 3 _D Q 16
C 2 5
C_ DDR 3 _D Q 17
F1 8
C_ DDR 3 _D Q 18
B 2 5
C_ DDR 3 _D Q 19
F1 9
C_ DDR 3 _D Q 20
A 2 6
C_ DDR 3 _D Q 21
B 1 9
C_ DDR 3 _D Q 22
B 2 6
C_ DDR 3 _D Q 23
C 2 0
C _DD R 3 _D M 2
A20
C_ DDR 3 _D QS 2
B 2 3
C_ DDR 3 _D QS 2B
C 2 3
C_ DDR 3 _D Q 24
C 2 1
C_ DDR 3 _D Q 25
F2 1
C_ DDR 3 _D Q 26
D 1 9
C_ DDR 3 _D Q 27
C 2 4
C_ DDR 3 _D Q 28
F2 0
C_ DDR 3 _D Q 29
E 2 0
C_ DDR 3 _D Q 30
E 1 8
C_ DDR 3 _D Q 31
D 2 1
C _DD R 3 _D M 3
A24
C_ DDR 3 _D QS 3
C 2 2
C_D DR 3_ DQS 3B
B 2 1
A-A0
A-A1
A-A2
A-A3
A-A4
A-A5
A-A6
A-A7
A-A8
A-A9
A-A10
A-A11
A-A12
A-A13
A-A14
A-A15
A-BA0
A-BA1
A-BA2
A-R ASZ
A-C ASZ
A-W EZ
A-OD T
A-C KE
A-R ST
A-M C LK
A-M C LKZ
A-C SB1
A-C SB2
A-D Q[0]
A-D Q[1]
A-D Q[2]
A-D Q[3]
A-D Q[4]
A-D Q[5]
A-D Q[6]
A-D Q[7]
A-DQM[0]
A-D QS[0]
A-DQSB[0]
A -DQ [8 ]/ DQ U 0
A -DQ [9 ]/ DQ U 1
A -DQ[ 10] / DQ U2
A -DQ[ 11] / DQ U3
A -DQ[ 12] / DQ U4
A -DQ[ 13] / DQ U5
A -DQ[ 14] / DQ U6
A -DQ[ 15] / DQ U7
A-DQM[1]
A-D QS[1]
A-DQSB[1]
A -DQ[ 16] / DQL0
A -DQ[ 17] / DQL1
A -DQ[ 18] / DQL2
A -DQ[ 19] / DQL3
A -DQ[ 20] / DQL4
A -DQ[ 21] / DQL5
A -DQ[ 22] / DQL6
A -DQ[ 23] / DQL7
A-DQM[2]
A-D QS[2]
A-DQSB[2]
A -DQ[ 24] / DQ U0
A -DQ[ 25] / DQ U1
A -DQ[ 26] / DQ U2
A -DQ[ 27] / DQ U3
A -DQ[ 28] / DQ U4
A -DQ[ 29] / DQ U5
A -DQ[ 30] / DQ U6
A -DQ[ 31] / DQ U7
A-DQM[3]
A-D QS[3]
A-DQSB[3]
MIU0
MIU1
B-A 0
B-A 1
B-A 2
B-A 3
B-A 4
B-A 5
B-A 6
B-A 7
B-A 8
B-A 9
B-A10
B-A11
B-A12
B-A13
B-A14
B-A15
B-BA0
B-BA1
B-BA2
B-RASZ
B-CASZ
B-W EZ
B-ODT
B-CKE
B-RST
B-MCLK
B-M CLK Z
B-CSB1
B-CSB2
B-DQ[ 0]
B-DQ[ 1]
B-DQ[ 2]
B-DQ[ 3]
B-DQ[ 4]
B-DQ[ 5]
B-DQ[ 6]
B-DQ[ 7]
B-DQM [ 0]
B-DQS [0 ]
B-DQSB[0]
B-DQ[8]/DQU0
B-DQ[9]/DQU1
B-DQ[10]/DQU2
B-DQ[11]/DQU3
B-DQ[12]/DQU4
B-DQ[13]/DQU5
B-DQ[14]/DQU6
B-DQ[15]/DQU7
B-DQM [ 1]
B-DQS [1 ]
B-DQSB[1]
B-DQ[16]/DQL0
B-DQ[17]/DQL1
B-DQ[18]/DQL2
B-DQ[19]/DQL3
B-DQ[20]/DQL4
B-DQ[21]/DQL5
B-DQ[22]/DQL6
B-DQ[23]/DQL7
B-DQM [ 2]
B-DQS [2 ]
B-DQSB[2]
B-DQ[24]/DQU0
B-DQ[25]/DQU1
B-DQ[26]/DQU2
B-DQ[27]/DQU3
B-DQ[28]/DQU4
B-DQ[29]/DQU5
B-DQ[30]/DQU6
B-DQ[31]/DQU7
B-DQM [ 3]
B-DQS [3 ]
B-DQSB[3]
E28
C30
F29
D28
D31
D29
D30
F27
H28
C29
E31
H29
J27
A30
C32
H27
B29
K27
C28
G27
B31
A31
A27
E32
F28
F31
F32
C27
E27
P29
K29
N28
K28
N31
G31
N30
H30
H32
L31
L30
J30
L28
L27
M 30
M 29
P27
M 27
N27
M 32
K30
J31
Y30
R27
Y31
T27
AA31
P31
AA32
P32
R32
V30
U32
R31
V27
T29
V31
U27
U28
R28
V29
W 30
U30
T31
D_DDR3_A0
D_DDR3_A1
D_DDR3_A2
D_DDR3_A3
D_DDR3_A4
D_DDR3_A5
D_DDR3_A6
D_DDR3_A7
D_DDR3_A8
D_DDR3_A9
D _D D R 3 _A 1 0
D _D D R 3 _A 1 1
D _D D R 3 _A 1 2
D _D D R 3 _A 1 3
D _D D R 3 _A 1 4
D _D D R 3 _BA 0
D _D D R 3 _BA 1
D _D D R 3 _BA 2
D_D DR 3 _ RA S Z
D_D DR 3 _ CA S Z
D_ DD R 3 _WE Z
D_ DD R 3 _OD T
D _D D R 3 _CK E
D_D DR 3_ RESE T
D_D DR 3_ MC LK
D_DDR 3_ MCLK Z
D_ DD R 3 _DQ 0
D_ DD R 3 _DQ 1
D_ DD R 3 _DQ 2
D_ DD R 3 _DQ 3
D_ DD R 3 _DQ 4
D_ DD R 3 _DQ 5
D_ DD R 3 _DQ 6
D_ DD R 3 _DQ 7
D_ DD R 3 _DM 0
D_D DR 3_ DQS 0
D_DDR 3_D QS0B
D_ DD R 3 _DQ 8
D_ DD R 3 _DQ 9
D_D DR 3_ DQ 1 0
D_D DR 3_ DQ 1 1
D_D DR 3_ DQ 1 2
D_D DR 3_ DQ 1 3
D_D DR 3_ DQ 1 4
D_D DR 3_ DQ 1 5
D_ DD R 3 _DM 1
D_D DR 3_ DQS 1
D_DDR 3_D QS1B
D_D DR 3_ DQ 1 6
D_D DR 3_ DQ 1 7
D_D DR 3_ DQ 1 8
D_D DR 3_ DQ 1 9
D_D DR 3_ DQ 2 0
D_D DR 3_ DQ 2 1
D_D DR 3_ DQ 2 2
D_D DR 3_ DQ 2 3
D_ DD R 3 _DM 2
D_D DR 3_ DQS 2
D_DDR 3_D QS2B
D_D DR 3_ DQ 2 4
D_D DR 3_ DQ 2 5
D_D DR 3_ DQ 2 6
D_D DR 3_ DQ 2 7
D_D DR 3_ DQ 2 8
D_D DR 3_ DQ 2 9
D_D DR 3_ DQ 3 0
D_D DR 3_ DQ 3 1
D_ DD R 3 _DM 3
D_D DR 3_ DQS 3
D_DDR 3_D QS3B
D_DD R3 _C SB 1
D_DD R3 _C SB 2
RP1 5
130
Ω
RP7
82
Ω
RP9
82
Ω
RP11
C-DDR3-A15-T1
RP13
82
Ω
RP73
82
Ω
RP17
0
Ω
X 4
RP61
0
Ω
X 4
RP67
0
Ω
X 4
RP69
0
Ω
X 4
RP85
0
Ω
X 4
RP88
0
Ω
X 4
RP65
0
Ω
X 4
RP83
0
Ω
X 4
RP87
0
Ω
X 4
RP63
0
Ω
X 4
RP71
0
Ω
X 4
C-DDR 3-BA2- T1
C-DDR 3-BA0- T1
C-D DR 3- A 3- T1
C-D DR 3- A 5- T1
C-D DR 3- A 7- T1
C-DDR3-RESET-T1
C-D DR 3- A 9- T1
C-DDR 3-A 13- T1
C-D DR 3- A 2- T1
C-D DR 3- A 0- T1
C-DDR3- WEZ- T1
C-DDR3-CASZ- T1
C-DDR3-RASZ- T1
C-D DR 3- A 1- T1
C-DDR 3-A 14- T1
C-DDR 3-A 11- T1
C-D DR 3- A 8- T1
C-D DR 3- A 6- T1
C-D DR 3- A 4- T1
C-DDR 3-A 12- T1
C-DDR 3-BA1- T1
C-DDR 3-A 10- T1
C-DDR 3-CKE-T1
C_ DD R 3 _ DQ 3
C_ DD R 3 _ DQ 1
C_ DD R 3 _ DQ 2
C_ DD R 3 _ DQ 0
C_ D DR 3 _DQ 1 3
C_ D DR 3 _DQ 1 5
C_ DD R 3 _ DQ 9
C_ D DR 3 _DQ 1 2
C_ D DR 3 _DQ 1 4
C_ D DR 3 _DQ 1 0
C_ DD R 3 _ DQ 7
C_ DD R 3 _ DQ 5
C_ DD R 3 _ DQ 4
C_ DD R 3 _ DQ 6
C_ DD R 3 _ DM 1
C_ D DR 3 _DQ 1 1
C_ DD R 3 _ DQ 8
C_ DD R 3 _ DM 0
C_ D DR 3 _DQ S1
C_D DR 3_ DQS 1B
C_ D DR 3 _DQ S0
C_D DR 3_ DQS 0B
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
1
3
5
7
1
3
5
7
1
3
5
7
1
3
5
7
1
3
5
7
2
4
6
8
2
4
6
8
2
4
6
8
2
4
6
8
2
4
6
8
2
4
6
8
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
2
4
6
8
2
4
6
8
2
4
6
8
2
4
6
8
2
4
6
8
1
3
5
7
1
3
5
7
1
3
5
7
1
3
5
7
1
3
5
7
1
3
5
7
C_ DDR3 _B A 2
C_ DDR3 _B A 0
C_ DDR3 _A 3
C_ DDR3 _A 5
C_ DDR3 _A 7
C_ DDR3 _R E SE T
C_ DDR3 _A 9
C_ DDR3 _A 1 3
C_ DDR3 _A 2
C_ DDR3 _A 0
C_ DDR3 _WE Z
C_ DDR3 _C A S Z
C_ DDR3 _R A S Z
C_ DDR3 _A 1 5
C_ DDR3 _A 1
C_ DDR3 _A 1 4
C_ DDR3 _A 1 1
C_ DDR3 _A 8
C_ DDR3 _A 6
C_ DDR3 _A 4
C_ DDR3 _A 1 2
C_ DDR3 _B A 1
C_ DDR3 _A 1 0
C_ DDR3 _C K E
C- D DR 3- DQ3
C- D DR 3- DQ1
C- D DR 3- DQ2
C- D DR 3- DQ0
C- D DR 3- DQ1 3
C- D DR 3- DQ1 5
C- D DR 3- DQ9
C- D DR 3- DQ1 2
C- D DR 3- DQ1 4
C- D DR 3- DQ1 0
C-D DR3- D Q7
C- D DR 3- DQ5
C- D DR 3- DQ4
C- D DR 3- DQ6
C- D DR 3- DM 1
C- D DR 3- DQ1 1
C- D DR 3- DQ8
C- D DR 3- DM 0
C- D DR 3- DQS 1
C- D DR 3- DQS 1B
C- D DR 3- DQS 0
C- D DR 3- DQS 0B
C_ DD R3_ BA2
C_ DD R3_ BA0
C _ DD R 3 _A3
C _ DD R 3 _A5
C _ DD R 3 _A7
C_DDR3_RESET
C _ DD R 3 _A9
C_ DD R3_ A13
C _ DD R 3 _A2
C _ DD R 3 _A0
C_DDR3_WEZ
C_DDR3_CASZ
C_DDR3_RASZ
C_ DD R3_ A15
C _ DD R 3 _A1
C_ DD R3_ A14
C_ DD R3_ A11
C _ DD R 3 _A8
C _ DD R 3 _A6
C _ DD R 3 _A4
C_ DD R3_ A12
C_ DD R3_ BA1
C_ DD R3_ A10
C_ DD R3_ CKE
C_DDR3_DQS3B
C_DDR3_DQS3
C_DDR3_DQ25
C_DDR3_DQ28
C_DDR3_DQ30
C_DDR3_DQ26
C_DDR3_DM2
C_DDR3_DQ24
C_DDR3_DQ19
C_DDR3_DQ17
C_DDR3_DQ20
C_DDR3_DQ22
C_DDR3_DQ18
C_DDR3_DQ16
C_DDR3_DM3
C_DDR3_DQ27
C_DDR3_DQ31
C_DDR3_DQ29
C_DDR3_DQS2B
C_DDR3_DQS2
C_DDR3_DQ23
C_DDR3_DQ21
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
1
3
5
7
1
3
5
7
1
3
5
7
1
3
5
7
1
3
5
7
2
4
6
8
2
4
6
8
2
4
6
8
2
4
6
8
1
3
5
7
2
4
6
8
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
2
4
6
8
2
4
6
8
2
4
6
8
2
4
6
8
2
4
6
8
1
3
5
7
1
3
5
7
1
3
5
7
1
3
5
7
2
4
6
8
1
3
5
7
C-DDR3-BA2-T2
C-DDR3-BA0-T2
C-DDR3-A3-T2
C-DDR3-A5-T2
C-DDR3-A7-T2
C-DDR3-RESET-T2
C-DDR3-A9-T2
C-DDR3-A13-T2
C-DDR3-A2-T2
C-DDR3-A0-T2
C-DDR3-WEZ-T2
C-DDR3-CASZ-T2
C-DDR3-RASZ-T2
C-DDR3-A15-T2
C-DDR3-A1-T2
C-DDR3-A14-T2
C-DDR3-A11-T2
C-DDR3-A8-T2
C-DDR3-A6-T2
C-DDR3-A4-T2
C-DDR3-A12-T2
C-DDR3-BA1-T2
C-DDR3-A10-T2
C-DDR3-CKE-T2
C-DDR3-DQS3B
C-DDR3-DQS3
C-DDR3-DQ25
C-DDR3-DQ28
C-DDR3-DQ30
C-DDR3-DQ26
C-DDR3-DM2
C-DDR3-DQ24
C-DDR3-DQ19
C-DDR3-DQ17
C-DDR3-DQ20
C-DDR3-DQ22
C-DDR3-DQ18
C-DDR3-DQ16
C-DDR3-DM3
C-DDR3-DQ27
C-DDR3-DQ31
C-DDR3-DQ29
C-DDR3-DQS2B
C-DDR3-DQS2
C-DDR3-DQ23
C-DDR3-DQ21
RP6
56
Ω
X 4
RP 8
82
Ω
RP 10
82
Ω
RP 12
82
Ω
RP 14
82
Ω
RP1 6
82
Ω
RP3 2
0
Ω
X 4
RP 3 4
0
Ω
X 4
RP3 7
0
Ω
X 4
RP 4 1
0
Ω
X 4
RP 3 3
0
Ω
X 4
RP 3 6
0
Ω
X 4
RP 4 0
0
Ω
X 4
RP 3 5
0
Ω
X 4
RP 3 9
0
Ω
X 4
RP 4 2
0
Ω
X 4
RP 3 8
0
Ω
X 4
C-CSB 1
AVD D _D DR 0 _S
C- DDR 3-A 0-T1
N3
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10/AP
A11
A12/BC
A13
A14
C- DDR 3-B A0 -T 1
M 2
BA0
BA1
BA2
L2
/C S
/R AS
/C AS
/WE
OD T
C- MV RE FC A- T1
M 8
VR EF C A
J 1
NC 1
NC 2
NC 3
NC 4
NC 5
MR77
240
Ω
1%
DDR34Gbit1866MHz
DMU
DQSU
/DQSU
DQU0
DQU1
DQU2
DQU3
DQU4
DQU5
DQU6
DQU7
DM L
DQSL
/DQSL
DQL0
DQL1
DQL2
DQL3
DQL4
DQL5
DQL6
DQL7
VREFD Q
CK
/CK
CKE
/RES ET
MU 1
K4B 2G 1646 Q-B C MA
D 3
C- DDR 3-DM 1
C 7
C- DDR 3-D QS1
B7
C -DD R3 -D Q S1B
D 7
C- DDR 3-D Q8
C 3
C- DDR 3-D Q9
C 8
C- DDR 3-D Q10
C 2
C- DDR 3-D Q11
A7
C -DD R3 -D Q 12
A2
C -DD R3 -D Q 13
B8
C -DD R3 -D Q 14
A3
C -DD R3 -D Q 15
E7
C -DD R3 -D M0
F 3
C- DDR3 -D QS0
G3
C -DD R3-D Q S0B
E3
C -DD R3 -D Q 0
F 7
C- DDR3 -D Q1
F 2
C- DDR3 -D Q2
F 8
C- DDR3 -D Q3
H 3
C- DDR 3-D Q4
H 8
C- DDR 3-D Q5
G2
C -DD R3-D Q 6
H 7
C- DDR 3-D Q7
H 1
C- MV RE FD Q- T1
J 7
C_ DDR3 -M CLK
K7
C_ DDR 3- M CLK Z
K9
C -DD R3 -CK E- T1
T 2
C- DDR3 -RE S E T - T1
MR75 MR76
56
Ω
56
Ω
CB8 9
10 nF
AVDD_DDR0_S
RM 6
2K
Ω
C-DDR3-RESET-T1
C-D DR3-CKE -T1
RM 3
2K
Ω
CB8 3
10 nF
C-CSB 2
AVDD _DDR 0 _S
C- D DR 3-A 0- T2
N 3
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10/AP
A11
A12/BC
A13
A14
C- D DR 3-B A 0 -T2
M2
BA0
BA1
BA2
L2
/CS
/RAS
/CAS
/WE
ODT
C- MV RE FC A - T2
M8
VREF CA
J 1
N C1
N C2
N C3
N C4
N C5
MR 80
240
Ω
1%
DDR34Gbit1866MHz
MU2
K 4B 2G 1 6 4 6 Q - BC M A
D3
C -DDR3-DM3
DMU
D QSU
/D QSU
D7
C-DDR3-DQ24
D QU 0
D QU 1
D QU 2
D QU 3
D QU 4
D QU 5
D QU 6
D QU 7
E7
C-DDR3-DM2
DM L
D QSL
/D QSL
E3
C-DDR3-DQ16
D QL0
D QL1
D QL2
D QL3
D QL4
D QL5
D QL6
D QL7
H1
C-M VR EFD Q- T2
VR EF DQ
J7
C-DDR3_MCLK
C K
/C K
CKE
/RESET
AV D D_D D R0_S
RM7
4. 7K
Ω
C-D D R3 -R E SE T -T2
CB 84
10 nF
C- D DR 3- CK E -T2
RM8
2K
Ω
MR78
56
Ω
MR 79
56
Ω
CB9 0
10nF
D
C
RP 4 4 22
Ω
X 4
DDR34Gbit1866MHz
MS D6A 828/ MS D6488
RP 5 7
22
Ω
X 4
D-DDR3- ODT-T1
D-CSB 1
7
5
3
1
8
6
4
2
D_ DDR3 _OD T
D_ DDR3 _C S B1
D _ DDR 3 _ O D T
D _ DDR 3 _ C SB 2
7
5
3
1
8
6
4
2
D- D DR 3- OD T-T2
D- CSB 2
AV D D_ DDR1 _S
A VD D_DD R1_S
R P 5 1
1 30
Ω
D-DDR 3-BA2- T1
D-DDR 3-BA0- T1
D-D DR 3- A 3- T1
D-D DR 3- A 5- T1
7
5
3
1
8
6
4
2
D_ DDR3 _B A 2
D_ DDR3 _B A 0
D_ DDR3 _A 3
D_ DDR3 _A 5
D_DDR3_BA2
D_DDR3_BA0
D_DDR3_A3
D_DDR3_A5
RP45
56
Ω
X 4
7
5
3
1
8
6
4
2
D- D DR 3-B A 2 -T2
D- D DR 3-B A 0 -T2
D- D DR 3-A 3- T2
D- D DR 3-A 5- T2
MU3
MU4
K 4B 1 G 164 6G- B CMA
CAPS
+1.5V_DDR
AVDD_DDR0_S
AVDD_DDR0_S
C93 7
10 0 nF
AVDD_DDR0_S
C93 8
10uF
C91 5
10 0 nF
C93 3
10 0 nF
C91 6
10 0 nF
C93 5
10 0 nF
C91 7
10 0 nF
C93 6
10 0 nF
C90 5
100 nF
C91 8
10 0nF
C92 6
10 0nF
C90 6
100 nF
C91 9
100 nF
C92 7
100 nF
Clos e to D DR PO WER PIN
C907 C908
100nF 100nF
C920 C921
100nF 100nF
C928 C929
100nF 100nF
C90 9
10 0 nF
C92 2
10 0 nF
C93 0
10 0 nF
C91 0
10 0 nF
C92 3
10 0 nF
C93 1
10 0 nF
C91 1
10 0 nF
C92 4
10 0 nF
C93 2
10 0 nF
C91 2
100 nF
C92 5
100 nF
C93 4
100 nF
C91 3
100 nF
C91 4
100n F
RP4 3
82
Ω
RP4 6
82
Ω
RP4 8
82
Ω
RP4 9
82
Ω
RP5 9
82
Ω
D-D DR 3- A 7- T1
D-DDR3-RESET-T1
D-D DR 3- A 9- T1
D-DDR 3-A 1 3- T1
D-D DR 3- A 2- T1
D-D DR 3- A 0- T1
D-DDR3- WE Z- T1
D-DDR3-CAS Z- T1
D-DDR3-RAS Z- T1
D- D D R 3- A1 5 - T1
D-D DR 3- A 1- T1
D-DDR 3-A 1 4- T1
D-DDR 3-A 1 1- T1
D-D DR 3- A 8- T1
D-D DR 3- A 6- T1
D-D DR 3- A 4- T1
D-DDR 3-A 1 2- T1
D-DDR 3-BA 1- T1
D-DDR 3-A 1 0- T1
D-DDR 3-CKE -T1
D_DDR3_DQ2
RP93
0
Ω
X 4
D _ DD R 3 _ D Q 0
D_DDR3_DQ1 3
RP95
0
Ω
X 4
D_ DDR 3 _D Q 1 5
D_DDR3_DQ9
RP89
0
Ω
X 4
D_ DDR 3 _D Q 1 2
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
1
3
5
7
1
3
5
7
1
3
5
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
2
4
6
8
2
4
6
8
2
4
6
D_ DDR3 _A 7
D_ DDR3 _R E SE T
D_ DDR3 _A 9
D_ DDR3 _A 1 3
D_ DDR3 _A 2
D_ DDR3 _A 0
D_ DDR3 _WE Z
D_ DDR3 _C A S Z
D_ DDR3 _R A S Z
D_ DDR3 _A 1
D_ DDR3 _A 1 4
D_ DDR3 _A 1 1
D_ DDR3 _A 8
D_ DDR3 _A 6
D_ DDR3 _A 4
D_ DDR3 _A 1 2
D_ DDR3 _B A 1
D_ DDR3 _A 1 0
D_ DDR3 _C K E
D- D DR 3- DQ2
D- D DR 3- DQ0
D- D DR 3- DQ1 3
D- D DR 3- DQ1 5
D- D DR 3- DQ9
D- D DR 3- DQ1 2
D_ DDR 3 _A 7
RP 47
D_DDR3 _RESET
82
Ω
D_ DDR3_ A9
D_DD R3_A13
RP5 5
D_ DDR 3 _A 0
82
Ω
D_DDR3_WEZ
D_DDR3_CASZ
D_DDR3 _RAS Z
RP5 3
D_DD R3_A15
D_ DDR3_ A1
D_DD R3_A14
D_D DR3_ A1 1
RP 50
D_ DDR3_ A8
D_ DDR3_ A6
D_ DDR3_ A4
D_D DR3_ A1 2
RP 52
D_D DR3_ BA1
8 2
Ω
D_DD R3_A10
D_DD R3_CKE
D_DDR3 _DQ 25
RP 54
0
Ω
X 4
D _ D DR 3 _ D Q 28
RP56
D_DDR3_DQ30
0
Ω
X 4
D _ D DR 3 _ D Q 26
D_DDR3_DM2
RP58
D_DDR3_DQ24
0
Ω
X 4
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
7
5
3
1
82
Ω
1
3
5
7
1
3
5
7
1
3
5
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
8
6
4
2
2
4
6
8
2
4
6
8
2
4
6
D- D DR 3-A 7- T2
D- D DR 3- RE S E T - T2
D- D DR 3-A 9- T2
D- D DR 3-A 13 -T2
D- D DR 3-A 2- T2
D- D DR 3-A 0- T2
D- D DR 3- WE Z-T2
D- D DR 3- CA S Z-T 2
D- D DR 3- RA S Z-T 2
D- D DR 3-A 15 -T2
D- D DR 3-A 1- T2
D- D DR 3-A 14 -T2
D- D DR 3-A 11 -T2
D- D DR 3-A 8- T2
D- D DR 3-A 6- T2
D- D DR 3-A 4- T2
D- D DR 3-A 12 -T2
D- D DR 3-B A 1 -T2
D- D DR 3-A 10 -T2
D- D DR 3- CK E -T2
D- D DR 3- DQ2 5
D- D DR 3- DQ2 8
D- D DR 3- DQ3 0
D- D DR 3- DQ2 6
D- D DR 3- DM 2
D- D DR 3- DQ2 4
D-DD R 3-A 0 -T1
N3
D-DD R 3-A 1 -T1
P7
D-DD R 3-A 2 -T1
P3
D-DD R 3-A 3 -T1
N2
D-DD R 3-A 4 -T1
P8
D-DD R 3-A 5 -T1
P2
D-DD R 3-A 6 -T1
R8
D-DD R 3-A 7 -T1
R2
D-DD R 3-A 8 -T1
T8
D-DD R 3-A 9 -T1
R3
D-DDR 3-A 1 0-T1
L7
D-DDR 3-A 1 1-T1
R7
D-DDR 3-A 1 2-T1
N7
D-DDR3-A13-T1
T3
D-DDR3-A14-T1
T7
D-DDR 3- BA0 -T1
M 2
D-DDR 3-B A1 -T1
N8
D-DDR 3- BA2 -T1
M 3
D-CS B 1
L2
D-DDR 3- RASZ- T1
J 3
D-DDR 3- CASZ- T1
K 3
D-DDR 3- W E Z-T1
L 3
D-DDR 3- OD T-T1
K 1
D-MVREFCA-T1
M8
J1
J9
L1
L9
M 7
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10/AP
A11
A12/BC
A13
A14
BA0
BA1
BA2
/CS
/RAS
/CAS
/WE
ODT
VREF CA
N C1
N C2
N C3
N C4
N C5
DM U
DQSU
/DQSU
DQU0
DQU1
DQU2
DQU3
DQU4
DQU5
DQU6
DQU7
DM L
DQS L
/DQS L
DQL 0
DQL 1
DQL 2
DQL 3
DQL 4
DQL 5
DQL 6
DQL 7
VREFDQ
CK
/CK
CKE
/RESET
K 4B 1G 1 6 4 6 G - BC M A
D3
D -D DR3-DM1
C7
D-DDR3-DQS1
B7
D- DD R 3- D QS 1 B
D7
D -D DR3-DQ8
C3
D -D DR3-DQ9
C8
D-DDR3-DQ10
C2
D-DDR3-DQ11
A7
D-DDR3-DQ12
A2
D-DDR3-DQ13
B8
D-DDR3-DQ14
A3
D-DDR3-DQ15
E7
D -DD R3-DM0
F3
D-DDR3-DQS0
G3
D-D DR 3 -DQ S 0B
E3
D -DD R3-DQ0
F7
D-DDR3-DQ1
F2
D-DDR3-DQ2
F8
D-DDR3-DQ3
H3
D -D DR3-DQ4
H8
D -D DR3-DQ5
G2
D-DDR3-DQ6
H7
D -D DR3-DQ7
H1
D-M VR EFD Q- T1
J7
D_DDR3-MCLK
K7
D _D D R 3- M C L K Z
K9
D- DD R 3- CK E- T1
T2
D-DD R 3- RES E T- T1
MR72
56
Ω
M R73
56
Ω
D-DDR3-A0-T2
D-DDR3-A1-T2
D-DDR3-A2-T2
D-DDR3-A3-T2
D-DDR3-A4-T2
D-DDR3-A5-T2
D-DDR3-A6-T2
D-DDR3-A7-T2
D-DDR3-A8-T2
D-DDR3-A9-T2
D-DDR3-A10-T2
D-DDR3-A11-T2
D-DDR3-A12-T2
D-DDR3-A13-T2
D-DDR3-A14-T2
D-DDR3-BA0-T2
D-DDR3-BA1-T2
D-DDR3-BA2-T2
D- CS B 2
D-DDR3-RASZ-T2
D-DDR3-CASZ-T2
D-DDR3-WEZ-T2
D-DDR3-ODT-T2
D-MVREFCA-T2
N3
P7
P3
N2
P8
P2
R8
R2
T8
R3
L7
R7
N7
T3
T7
M2
N8
M3
L2
J3
K3
L3
K1
M8
J1
J9
L1
L9
M7
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10/AP
A11
A12/BC
A13
A14
BA0
BA1
BA2
/CS
/RAS
/CAS
/WE
ODT
VREF CA
N C1
N C2
N C3
N C4
N C5
DMU
DQSU
/DQSU
DQU0
DQU1
DQU2
DQU3
DQU4
DQU5
DQU6
DQU7
DM L
DQSL
/DQSL
DQL0
DQL1
DQL2
DQL3
DQL4
DQL5
DQL6
DQL7
VREFD Q
CK
/CK
CKE
/RES ET
D3
C7
B7
D7
C3
C8
C2
A7
A2
B8
A3
E7
F3
G3
E3
F7
F2
F8
H3
H8
G2
H7
H1
J7
K7
K9
T2
D-DDR3-DM3
D-DDR3-DQS3
D-DDR3-DQS3B
D-DDR3-DQ24
D-DDR3-DQ25
D-DDR3-DQ26
D-DDR3-DQ27
D-DDR3-DQ28
D-DDR3-DQ29
D-DDR3-DQ30
D-DDR3-DQ31
D-DDR3-DM2
D-DDR3-DQS2
D-DDR3-DQS2B
D-DDR3-DQ16
D-DDR3-DQ17
D-DDR3-DQ18
D-DDR3-DQ19
D-DDR3-DQ20
D-DDR3-DQ21
D-DDR3-DQ22
D-DDR3-DQ23
D-MVREFDQ-T2
D-DDR3_MCLK
D-DDR3_MCLKZ
D-DDR3-CKE-T2
D-DDR3-RESET-T2
MR69
56
Ω
MR70
56
Ω
7
8
7
8
AV D D_ DDR0 _S
C-MV RE F DQ-T1
A VD D_DD R0_S
C- MV RE FD Q - T2
RP9 0
D_DDR3_DQ1 4
X 4
D_ D DR 3 _DQ 1 0
1
3
5
7
2
4
6
8
D- D DR 3- DQ1 4
D- D DR 3- DQ1 0
RP60
D_DDR3 _DQ 19
0
Ω
X 4
D_DDR3_DQ17
1
3
5
7
2
4
6
8
D- D DR 3- DQ1 9
D- D DR 3- DQ1 7
MR74
240
Ω
CB8 8
10nF
MR 71
240
Ω
1%
CB8 7
10nF
B
M R40
1K
Ω
1%
M R45
1K
Ω
1%
C97 1
10 0 nF
C97 0
1nF
MR39
1K
Ω
1%
MR46
1K
Ω
1%
C97 2
100 nF
C96 9
1nF
RP9 4
D_DDR3_DQ3
0
Ω
X 4
D_ DD R 3 _ DQ 1
1
3
5
7
2
4
6
8
D- D DR 3- DQ3
D- D DR 3- DQ1
D_D DR3 _D Q2 0
RP6 2
0
Ω
X 4
D_DDR3_DQ22
2
4
6
8
1
3
5
7
D- D DR 3- DQ2 0
D- D DR 3- DQ2 2
1%
B
A V DD_ DD R0 _S
A VD D_DD R0_S
D_DDR3_DQ4
RP84
0
Ω
X 4
D_ DD R 3 _ DQ 6
2
4
6
8
1
3
5
7
D- D DR 3- DQ4
D- D DR 3- DQ6
D_D DR3 _D Q1 8
RP6 4
0
Ω
X 4
D_DDR3_DQ16
2
4
6
8
1
3
5
7
D- D DR 3- DQ1 8
D- D DR 3- DQ1 6
AV D D_ DDR1 _S
AV D D_ DDR1 _S
MR37
1K
Ω
1%
M R47
909
Ω
1%
C-MVREFCA-T1
C97 4
100 nF
C96 7
1nF
MR38
1K
Ω
1%
MR48
90 9
Ω
1%
C-MVREFCA-T2
C97 3
100 nF
C96 8
1nF
D_DDR3_DM1
RP91
0
Ω
X 4
D_ D DR 3 _DQ 1 1
RP9 6
D_DDR3_DQ8
0
Ω
X 4
2
4
6
8
2
4
1
3
5
7
1
3
D- D DR 3- DM 1
D- D DR 3- DQ1 1
D- D DR 3- DQ8
D_ DDR 3 _D M 3
RP6 6
0
Ω
X 4
D_DDR3_DQ27
RP68
D_DDR3 _DQ 31
0
Ω
X 4
2
4
6
8
2
4
1
3
5
7
1
3
D- D DR 3- DM 3
D- D DR 3- DQ2 7
D- D DR 3- DQ3 1
D-DD R3-RESET-T1
D-D D R3-C KE -T1
RM11
2K
Ω
CB 8 6
10n F
D-DD R3-RESET-T2
D-D D R3-C KE -T2
RM9
4. 7K
Ω
CB 8 5
10n F
D _ DD R 3_ D M 0
RP8 6
D_DDR3_DQ7
Ω
X 4
D _ DD R 3_ D Q 5
6
8
2
4
6
8
5
7
1
3
5
7
D- D DR 3- DM 0
D- D DR 3- DQ7
D- D DR 3- DQ5
D_DDR3_DQ29
RP7 0
D_DDR3 _DQ 23
0
Ω
X 4
D_DDR3_DQ21
6
8
2
4
6
8
5
7
1
3
5
7
D- D DR 3- DQ2 9
D- D DR 3- DQ2 3
D- D DR 3- DQ2 1
RM12
2K
Ω
RM10
2K
Ω
+1.5V_DDR
AVDD_DDR1_S
C96 1
10uF
C962
10u F
C94 7
100 nF
C94 8
100 nF
Clo s e t o DDR P O W ER PIN
C939 C941
100nF 100nF
C94 0
10 0 nF
C94 2
10 0 nF
C94 3
10 0 nF
C94 4
100 nF
C94 5
100 nF
C94 6
100n F
RP9 2
D_DDR3_DQS1
X 4
D_D DR 3_ DQS 1B
RP82
D_ D DR 3 _DQ S0
D_D DR 3_ DQS 0B
0
Ω
X 4
2
4
6
8
2
4
6
8
1
3
5
7
1
3
5
7
D- D DR 3- DQS 1
D- D DR 3- DQS 1B
D- D DR 3- DQS 0
D- D DR 3- DQS 0B
D_DDR3_DQS3B
D_DDR3_DQS3
RP72
0
Ω
X 4
D_DDR3_DQS2B
D_DDR3_DQS2
RP7 4
0
Ω
X 4
1
3
5
7
1
3
5
7
2
4
6
8
2
4
6
8
D- D DR 3- DQS 3B
D- D DR 3- DQS 3
D- D DR 3- DQS 2B
D- D DR 3- DQS 2
C_DDR3_MCLK
C_DDR3_MCLKZ
D_DDR3_MCLK
D_DDR3_MCLKZ
MR25
M R62
MR63
0
Ω
0
Ω
0
Ω
C_ DD R 3- MCLK
C_DD R3- MCLK Z
D_ DD R 3- MCLK
D_DD R3- MCLK Z
M R65
M R66
M R67
0
Ω
0
Ω
0
Ω
C- D DR3_MCL K
C- D DR3_MCL KZ
D- D DR 3_MCL K
D- D DR 3_MCL KZ
M R64
0
Ω
M R68
0
Ω
A VD D_DD R1 _S
C95 7
10 0nF
C95 8
100 nF
C94 9
100 nF
C95 1
100 nF
C95 0
100 nF
C95 2
10 0 nF
C95 3
10 0 nF
C95 4
10 0 nF
C95 5
10 0 nF
C95 6
100 nF
C95 9
100 nF
C96 0
100n F
CSBterminator
+1.5 V_ DDR
+1.5 V_ DDR
A VD D_DD R1 _S
A VD D_DD R1_S
C-CSB1
MR85 470
Ω
D-CSB1
MR87 470
Ω
D-MV RE FDQ - T1
D- MV RE FD Q- T2
C-CSB2
MR86 470
Ω
D-CSB2
MR88 470
Ω
M R41
1K
Ω
1%
MR49
1K
Ω
1%
C97 6
100 nF
C97 5
1nF
MR44
1K
Ω
1%
MR50
1K
Ω
1%
C97 8
100 nF
C97 7
1nF
C12 08
100n F
C12 09
100n F
AVDD_DDR1_S
D- MV RE FC A- T1
A VD D_DD R1_S
D- MV RE FC A- T2
A
MR 42
MR 43
A
1K
Ω
1%
MR52
90 9
Ω
1%
C98 0
100 nF
C97 9
1nF
1K
Ω
1%
MR51
90 9
Ω
1%
C98 2
100 nF
C98 1
1nF
SCHEMATIC DIAGRAM FOR 6488 MAIN BOARD
Title
DDR
Size
Cust o m
Docu ment Num ber
Rev
1.0
5
4
3
2
Dat e:
Frid ay, February 1 9, 2016
1
Shee t
2
of
13
Содержание TH-43DX400L
Страница 1: ...11 LED Television Model No TH 43DX400L TH 49DX400L...
Страница 17: ...17...
Страница 19: ...19 Block Diagram System Block Diagram...
Страница 21: ...21 Circuit Block Diagram...
Страница 22: ...22 Power Tree Schematics...
Страница 49: ...48...
