©
National Instruments Corporation
9
NI 6583R User Guide and Specifications
Tables 4 and 5 list the NI 6583 connector signals and corresponding NI FlexRIO FPGA module signals
necessary for designing custom component-level IP (CLIP). The
_CC
suffix on the single-ended and
differential signals identifies channels that are capable of receiving a regional clock. Refer to the
section of this document for more information about connecting signals from the NI 6583 to
the FPGA module.
Table 4.
NI 6583 Single-Ended Signals and NI FlexRIO FPGA Module Signals
NI 6583
NI FlexRIO FPGA Module
Connector
Signal Name
GPIO I/O
GPIO Direction
DDC A
(Single-ended I/O)
DIO 0
GPIO_16_n
GPIO_16
DIO 1
GPIO_2_n
GPIO_2
DIO 2
GPIO_19_n
GPIO_19
DIO 3
GPIO_5_n_CC
GPIO_5_CC
DIO 4
GPIO_20_n
GPIO_20
DIO 5
GPIO_4_n_CC
GPIO_4_CC
DIO 6
GPIO_7_n_CC
GPIO_7_CC
DIO 7
GPIO_3_n
GPIO_3
DIO 8
GPIO_23_n_CC
GPIO_23_CC
DIO 9
GPIO_6_n_CC
GPIO_6_CC
DIO 10
GPIO_22_n
GPIO_22
DIO 11
GPIO_21_n
GPIO_21
DIO 12
GPIO_25_n_CC
GPIO_25_CC
DIO 13
GPIO_10_n
GPIO_10
DIO 14
GPIO_24_n_CC
GPIO_24_CC
DIO 15
GPIO_9_n
GPIO_9
DIO 16
GPIO_12_n
GPIO_12
DIO 17
GPIO_8_n
GPIO_8
DIO 18
GPIO_27_n
GPIO_27
DIO 19
GPIO_28_n
GPIO_28
DIO 20
GPIO_11_n
GPIO_11
DIO 21
GPIO_26_n_CC
GPIO_26_CC
DIO22
GPIO_30_n
GPIO_30
DIO 23
GPIO_15_n
GPIO_15
DIO 24
GPIO_29_n
GPIO_29
DIO 25
GPIO_14_n
GPIO_14