LG 32LH4000-ZA, Руководство по обслуживанию

Страница: 21 / 26

- 29 -
SDDR_A[12] SDDR_A[11] SDDR_A[10]
SDDR_A[9] SDDR_A[0] SDDR_A[1] SDDR_A[2] SDDR_A[3] SDDR_A[4] SDDR_A[5] SDDR_A[6] SDDR_A[7] SDDR_A[8]
SDDR_A[1] SDDR_A[10] SDDR_A[12] SDDR_A[7] SDDR_A[0] SDDR_A[2] SDDR_A[4] SDDR_A[6] SDDR_A[11] SDDR_A[8]
TDDR_A[4]
TDDR_A[11]
TDDR_A[3]
TDDR_A[10] TDDR_A[12]
TDDR_A[2] TDDR_A[5]
TDDR_A[8] TDDR_A[1]
TDDR_A[0-12]
TDDR_A[1]
TDDR_A[4] TDDR_A[3]
TDDR_A[11]
TDDR_A[5]
TDDR_A[12]
TDDR_A[6] TDDR_A[2]
TDDR_A[10] TDDR_A[0] TDDR_A[8]
TDDR_A[9] TDDR_A[7] TDDR_A[0]
TDDR_A[6] TDDR_A[9]
SDDR_D[10]
SDDR_D[11]
SDDR_D[12]
SDDR_D[10]
SDDR_D[8] SDDR_D[3]
SDDR_D[8] SDDR_D[1]
SDDR_D[9]
SDDR_D[4] SDDR_D[3] SDDR_D[5]
SDDR_D[1]
SDDR_D[6] SDDR_D[2]
SDDR_D[4] SDDR_D[14] SDDR_D[15] SDDR_D[6]
SDDR_D[9] SDDR_D[7] SDDR_D[0]
SDDR_D[13] SDDR_D[5] SDDR_D[2] SDDR_D[0]
SDDR_D[12] SDDR_D[13] SDDR_D[14] SDDR_D[15]
SDDR_D[7] SDDR_D[11]
TDDR_D[2] TDDR_D[6]
TDDR_D[1]
TDDR_D[5]
TDDR_D[11]
TDDR_D[3]
TDDR_D[7]
TDDR_D[4]
TDDR_D[9]
TDDR_D[1] TDDR_D[8]
TDDR_D[3] TDDR_D[8]
TDDR_D[10]
TDDR_D[12]
TDDR_D[11] TDDR_D[15]
TDDR_D[10]
TDDR_D[14] TDDR_D[13] TDDR_D[12]
TDDR_D[0] TDDR_D[2] TDDR_D[5]
TDDR_D[13]
TDDR_D[0] TDDR_D[7] TDDR_D[9]
TDDR_D[6]
TDDR_D[15] TDDR_D[14]
TDDR_D[4]
SDDR_BA[0] SDDR_BA[1]
ADDR2_BA[2] /ADDR2_MCLK
SDDR_CKE
ADDR2_CKE
/SDDR_CK
SDDR_CK
/SDDR_RAS /SDDR_CAS
/SDDR_WE
SDDR_DQS1_P SDDR_DQS0_P SDDR_DQM1_P SDDR_DQM0_P SDDR_DQS1_N SDDR_DQS0_N
/ADDR2_RAS
ADDR2_ODT
/ADDR2_CAS
/ADDR2_WE
ADDR2_DQS1_P ADDR2_DQS0_P ADDR2_DQM1_P ADDR2_DQM0_P ADDR2_DQS0_N ADDR2_DQS1_N
BDDR2_DQM0_P BDDR2_DQS1_P
BDDR2_ODT
BDDR2_DQS0_N
TDDR_CKE
TDDR_MCLK
BDDR2_DQS0_P
BDDR2_MCLK
/TDDR_MCLK
TDDR_DQM1_P
BDDR2_DQS1_N
BDDR2_DQM1_P
/TDDR_CAS
BDDR2_BA[2]
TDDR_BA[1]
/TDDR_WE
TDDR_DQS1_P
TDDR_BA[0]
TDDR_DQS1_N TDDR_DQS0_P
BDDR2_BA[0]
/TDDR_RAS
BDDR2_BA[1]
TDDR_DQM0_P
/BDDR2_MCLK
TDDR_DQS0_N
SDDR_A[3]
SDDR_A[0-12]
ADDR2_A[0-12]
ADDR2_A[0] ADDR2_A[1] ADDR2_A[3] ADDR2_A[2] ADDR2_A[5] ADDR2_A[7] ADDR2_A[6] ADDR2_A[4] ADDR2_A[9] ADDR2_A[8] ADDR2_A[10] ADDR2_A[11] ADDR2_A[12]
ADDR2_A[3]
ADDR2_A[1]
ADDR2_A[10]
ADDR2_A[9]
ADDR2_A[12]
ADDR2_A[7] ADDR2_A[0] ADDR2_A[2] ADDR2_A[4] ADDR2_A[6] ADDR2_A[11] ADDR2_A[8]
ADDR2_BA[0] ADDR2_BA[1]
ADDR2_MCLK
BDDR2_A[0-12]
BDDR2_A[0] BDDR2_A[1] BDDR2_A[2] BDDR2_A[3] BDDR2_A[4] BDDR2_A[5] BDDR2_A[6] BDDR2_A[7] BDDR2_A[8] BDDR2_A[9]
BDDR2_A[10] BDDR2_A[11] BDDR2_A[12]
BDDR2_A[9] BDDR2_A[3] BDDR2_A[1] BDDR2_A[10] BDDR2_A[5] BDDR2_A[12] BDDR2_A[0] BDDR2_A[2] BDDR2_A[4] BDDR2_A[6] BDDR2_A[11] BDDR2_A[8]
BDDR2_CKE
/BDDR2_RAS /BDDR2_CAS
/BDDR2_WE
ADDR2_D[0-15]
ADDR2_D[0] ADDR2_D[1] ADDR2_D[3] ADDR2_D[2] ADDR2_D[5] ADDR2_D[4] ADDR2_D[6] ADDR2_D[7] ADDR2_D[12] ADDR2_D[9] ADDR2_D[8] ADDR2_D[14] ADDR2_D[10] ADDR2_D[15] ADDR2_D[11] ADDR2_D[13]
ADDR2_D[11] ADDR2_D[12]
ADDR2_D[4] ADDR2_D[3] ADDR2_D[1] ADDR2_D[6] ADDR2_D[9]
ADDR2_D[14] ADDR2_D[15] ADDR2_D[13] ADDR2_D[10]
ADDR2_D[8] ADDR2_D[5] ADDR2_D[7] ADDR2_D[2] ADDR2_D[0]
SDDR_D[0-15]
BDDR2_D[0-15]
BDDR2_D[0] BDDR2_D[1] BDDR2_D[2] BDDR2_D[3] BDDR2_D[6] BDDR2_D[4] BDDR2_D[7] BDDR2_D[5]
BDDR2_D[10]
BDDR2_D[8]
BDDR2_D[12] BDDR2_D[14] BDDR2_D[15] BDDR2_D[11]
BDDR2_D[9]
BDDR2_D[13]
BDDR2_D[11] BDDR2_D[12] BDDR2_D[14] BDDR2_D[9] BDDR2_D[13] BDDR2_D[10] BDDR2_D[8] BDDR2_D[15] BDDR2_D[4] BDDR2_D[3] BDDR2_D[1] BDDR2_D[6] BDDR2_D[7] BDDR2_D[5] BDDR2_D[0] BDDR2_D[2]
TDDR_D[0-15]
SDDR_A[9] SDDR_A[5]
ADDR2_A[5]
BDDR2_A[7]
TDDR_A[7]
SDDR_ODT
TDDR_BA[2]
SDDR_BA[2]
+1.8V_DDR
+1.8V_DDR
+1.8V_DDR
+1.8V_DDR
+1.8V_DDR
+1.8V_DDR
+1.8V_DDR
AR300
56
AR301
56
AR302
56
AR303
56
AR305
56
AR304
56
AR306
56
AR308
56 AR307
56
AR309
56
AR310
56
AR312
56
AR311
56
AR313
56
R306
22
R307
22
R300
150
OPT
R344
150
OPT
R331
22
R330
22
+1.8V_DDR
+1.8V_DDR
+1.8V_DDR
+1.8V_DDR
C324
10uF
C303
10uF
IC301
H5PS5162FFR-S6C
J2
VREF
J8
CK
H2
VSSQ2
B7
UDQS
N8
A4
P8
A8
L1
NC4
L2
BA0
R8
NC3
K7
RAS
F8
VSSQ3
F3
LDM
P3
A9
M3
A1
N3
A5
K8
CK
R3
NC5
L3
BA1
J7
VSSDL
L7
CAS
F2
VSSQ4
B3
UDM
M2
A10/AP
K2
CKE
R7
NC6
M7
A2
N7
A6
M8
A0
J1
VDDL
K3
WE
E8
LDQS
P7
A11
K9
ODT
A2
NC1
N2
A3
P2
A7
H8
VSSQ1
F7
LDQS
A8
UDQS
R2
A12
L8
CS
E2
NC2
E7
VSSQ5
D8
VSSQ6
D2
VSSQ7
A7
VSSQ8
B8
VSSQ9
B2
VSSQ10
P9
VSS1
N1
VSS2
J3
VSS3
E3
VSS4
A3
VSS5
G9
VDDQ1
G7
VDDQ2
G3
VDDQ3
G1
VDDQ4
E9
VDDQ5
C9
VDDQ6
C7
VDDQ7
C3
VDDQ8
C1
VDDQ9
A9
VDDQ10
R1
VDD1
M9
VDD2
J9
VDD3
E1
VDD4
A1
VDD5
B9
DQ15
B1
DQ14
D9
DQ13
D1
DQ12
D3
DQ11
D7
DQ10
C2
DQ9
C8
DQ8
F9
DQ7
F1
DQ6
H9
DQ5
H1
DQ4
H3
DQ3
H7
DQ2
G2
DQ1
G8
DQ0
IC300
HY5PS1G1631CFP-S6
J2
VREF
J8
CK
H2
VSSQ2
B7
UDQS
N8
A4
P8
A8
L1
BA2
L2
BA0
R8
NC3
K7
RAS
F8
VSSQ3
F3
LDM
P3
A9
M3
A1
N3
A5
K8
CK
R3
NC5
L3
BA1
J7
VSSDL
L7
CAS
F2
VSSQ4
B3
UDM
M2
A10/AP
K2
CKE
R7
NC6
M7
A2
N7
A6
M8
A0
J1
VDDL
K3
WE
E8
LDQS
P7
A11
K9
ODT
A2
NC1
N2
A3
P2
A7
H8
VSSQ1
F7
LDQS
A8
UDQS
R2
A12
L8
CS
E2
NC2
E7
VSSQ5
D8
VSSQ6
D2
VSSQ7
A7
VSSQ8
B8
VSSQ9
B2
VSSQ10
P9
VSS1
N1
VSS2
J3
VSS3
E3
VSS4
A3
VSS5
G9
VDDQ1
G7
VDDQ2
G3
VDDQ3
G1
VDDQ4
E9
VDDQ5
C9
VDDQ6
C7
VDDQ7
C3
VDDQ8
C1
VDDQ9
A9
VDDQ10
R1
VDD1
M9
VDD2
J9
VDD3
E1
VDD4
A1
VDD5
B9
DQ15
B1
DQ14
D9
DQ13
D1
DQ12
D3
DQ11
D7
DQ10
C2
DQ9
C8
DQ8
F9
DQ7
F1
DQ6
H9
DQ5
H1
DQ4
H3
DQ3
H7
DQ2
G2
DQ1
G8
DQ0
R351
0
R350
0
OPT
C306
0.1uF
C337
0.1uF
C320
0.1uF
C326
0.1uF
C340
0.1uF
C338
0.1uF
C331
0.1uF
C329
0.1uF
C334
0.1uF
C336
0.1uF
C341
0.1uF
C327
0.1uF
C319
0.1uF
C310
0.1uF
C342
0.1uF
C316
0.1uF
C323 0.1uF
C330
0.1uF
C305
0.1uF
C317
0.1uF
C332
0.1uF
C314
0.1uF
C302 0.1uF
C339
0.1uF
C308
0.1uF
C318
0.1uF
C307
0.1uF
C304
0.1uF
C328
0.1uF
C315
0.1uF
C313
0.1uF
C312
0.1uF
C325
0.1uF
C333 0.1uF
C301
0.1uF
C300 0.1uF
C335 0.1uF
C311
0.1uF
C309
0.1uF
R345
1K
1%
R343
1K
1%
R321
1K 1%
R322
1K 1%
R301
1K 1% R302 1K1%
R348
4.7K
OPT
R347
4.7K
OPT
R346
4.7K
OPT
R349
4.7K
OPT
R336
56
R320
56
R319
56
R317
56
R315
56
R310
56
R334
56
R313
56
R333
56
R318
56
R327
56
R308
56
R309
56
R339
56
R311
56
R340
56
R312
56
R332
56
R329
56
OPT
R305
56
R303
56
R341
56
R314
56
R338
56
R304
56
R325
56
R337
56
R335
56
R326
56
R342
56
R328
56
R316
56
IC100
LGE3368A (Saturn6 No-DivX)
B_DDR2_A0
T26
B_DDR2_A1
AF26
B_DDR2_A2
T25
B_DDR2_A3
AF23
B_DDR2_A4
T24
B_DDR2_A5
AE23
B_DDR2_A6
R26
B_DDR2_A7
AD22
B_DDR2_A8
R25
B_DDR2_A9
AC22
B_DDR2_A10
AD23
B_DDR2_A11
R24
B_DDR2_A12
AE22
B_DDR2_BA0
AC23
B_DDR2_BA1
AC24
B_DDR2_BA2
AB22
B_DDR2_MCLK
V25
/B_DDR2_MCLK
V24
B_DDR2_CKE
AB23
B_DDR2_ODT
U26
/B_DDR2_RAS
U25
/B_DDR2_CAS
U24
/B_DDR2_WE
AB24
B_DDR2_DQS0
AB26
B_DDR2_DQS1
AA26
B_DDR2_DQM0
AC25
B_DDR2_DQM1
AC26
B_DDR2_DQSB0
AB25
B_DDR2_DQSB1
AA25
B_DDR2_DQ0
W25
B_DDR2_DQ1
AE26
B_DDR2_DQ2
W24
B_DDR2_DQ3
AF24
B_DDR2_DQ4
AF25
B_DDR2_DQ5
V26
B_DDR2_DQ6
AE25
B_DDR2_DQ7
W26
B_DDR2_DQ8
Y26
B_DDR2_DQ9
AD25
B_DDR2_DQ10
Y25
B_DDR2_DQ11
AE24
B_DDR2_DQ12
AD26
B_DDR2_DQ13
Y24
B_DDR2_DQ14
AD24
B_DDR2_DQ15
AA24
A_MVREF
D15
A_DDR2_A0
C13
A_DDR2_A1
A22
A_DDR2_A2
B13
A_DDR2_A3
C22
A_DDR2_A4
A13
A_DDR2_A5
A23
A_DDR2_A6
C12
A_DDR2_A7
B23
A_DDR2_A8
B12
A_DDR2_A9
C23
A_DDR2_A10
B22
A_DDR2_A11
A12
A_DDR2_A12
A24
A_DDR2_BA0
C24
A_DDR2_BA1
B24
A_DDR2_BA2
D24
A_DDR2_MCLK
B14
/A_DDR2_MCLK
A14
A_DDR2_CKE
D23
A_DDR2_ODT
D14
/A_DDR2_RAS
D13
/A_DDR2_CAS
D12
/A_DDR2_WE
D22
A_DDR2_DQS0
B18
A_DDR2_DQS1
C17
A_DDR2_DQM0
C18
A_DDR2_DQM1
A19
A_DDR2_DQSB0
A18
A_DDR2_DQSB1
B17
A_DDR2_DQ0
B15
A_DDR2_DQ1
A21
A_DDR2_DQ2
A15
A_DDR2_DQ3
B21
A_DDR2_DQ4
C21
A_DDR2_DQ5
C14
A_DDR2_DQ6
C20
A_DDR2_DQ7
C15
A_DDR2_DQ8
C16
A_DDR2_DQ9
C19
A_DDR2_DQ10
B16
A_DDR2_DQ11
B20
A_DDR2_DQ12
A20
A_DDR2_DQ13
A16
A_DDR2_DQ14
B19
A_DDR2_DQ15
A17
DDR2 1.8V By CAP - Place these Caps near Memory
Close to DDR Power Pin
Close to DDR Power Pin
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION. FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright © 2009 LG Electronics. Inc. All right reserved.
Only for training and service purposes LGE Internal Use Only
DDR2