JYTEK PXIe-69529, Руководство пользователя

Страница: 6 / 28

V
List of Figures
Figure 1-1: Analog Input Channel Bandwidth, ±0.2 Vpp ������������������������������������ 3
Figure 1-2: Analog Input Channel Bandwidth, ±2 Vpp ��������������������������������������� 3
Figure 1-3: PXIe-69529 schematic ��������������������������������������������������������������������� 6
Figure 1-4: PXIe-69529 I/O Array ����������������������������������������������������������������������� 7
Figure 3-1: Analog Input Architecture ��������������������������������������������������������������10
Figure 3-2: Linked List of PCI Address DMA Descriptors ������������������������������������13
Figure 3-3: Trigger Architecture������������������������������������������������������������������������14
Figure 3-4: External Digital Trigger �������������������������������������������������������������������14
Figure 3-5: Analog Trigger Conditions ��������������������������������������������������������������16
Figure 3-6: Post-Trigger Acquisition ������������������������������������������������������������������17
Figure 3-7: Delay Trigger Mode Acquisition ������������������������������������������������������17
Figure 3-8: Re-Trigger Mode Acquisition ����������������������������������������������������������18
Figure 3-9: Timebase Architecture �������������������������������������������������������������������18
Figure 3-10: SSI Architecture ����������������������������������������������������������������������������20