Intel B5120, Руководство по обслуживанию

Страница: 66 / 114

Schematic Diagrams
B - 12 DDR3 SO-DIMM_1
B.Schematic Diagrams
DDR3 SO-DIMM_1
C 366 1u _6 .3V_Y 5V _0 4
M1 for Arrandale : R232 ON, R233 OFF
M3 for Clarksfield : R232 OFF, R233 ON
C 349
1 u_ 6.3V_Y 5V_ 04
MVR EF _D IM1
SO-DIMM B
CHANGE TO STANDARD
C 361
1u_6.3V_Y5 V_04
Layout Note:
M_B_ DQ31
M_B_ DQ46
M_B_ DQ13
M_B_ DQ24
M_B_ DQ56
M_B_ DQ28
M_B_ DQ11
M_B_ DQ23
M_B_ DQ61
M_B_ DQ62
M_B_ DQ58
M_B_ DQ50
M_B_ DQ1
M_B_ DQ16
M_B_ DQ60
M_B_ DQ2
M_B_ DQ40
M_B_ DQ54
M_B_ DQ41
M_B_ DQ57
M_B_ DQ37
M_B_ DQ25
M_B_ DQ30
M_B_ DQ27
M_B_ DQ44
M_B_ DQ3
M_B_ DQ7
M_B_ DQ9
M_B_ DQ34
M_B_ DQ5
M_B_ DQ47
M_B_ DQ43
M_B_ DQ38
M_B_ DQ17
M_B_ DQ42
M_B_ DQ8
M_B_ DQ59
M_B_ DQ35
M_B_ DQ36
8 / 4 / 8
M_B_ DQ4
M_B_ DQ26
M_B_ DQ63
M_B_ DQ33
M_B_ DQ45
M_B_ DQ48
M_B_ DQ55
M_B_ DQ29
M_B_ DQ15
M_B_ DQ10
M_B_ DQ52
M_B_ DQ53
M_B_ DQ6
M_B_ DQ19
M_B_ DQ18
M_B_ DQ0
M_B_ DQ12
M_B_ DQ20
M_B_ DQ39
M_B_ DQ49
M_B_ DQ51
M_B_ DQ21
M_B_ DQ32
M_B_ DQ14
M_B_ DQ22
C 355
0. 1u _16 V_Y 5V_ 04
C364
1u_6.3V _Y 5V _04
C3 42
1u_6.3V _Y 5V _04
C 363
10u_10V_Y5 V_08
C339
1u _6. 3V_Y 5V _0 4
C 344
0.1u_16V _Y 5V_04
C358
0.1 u_16V_Y 5V_ 04
C 352
0 .1u_16V_Y 5V_04
C 337
0.1u_1 6V _Y 5V_04
C 340
0 .1u_16V_Y 5V _04
C351
10u _1 0V_Y 5V_0 8
C 353
1u_ 6. 3V_Y 5V _04
C357
0.1u_16V_Y5 V_04
R 225
1K_ 1%_04
JD IMM2A
AS0A 621-U AS N -7F
A 0
9 8
A 1
9 7
A 2
9 6
A 3
9 5
A 4
9 2
A 5
9 1
A 6
9 0
A 7
8 6
A 8
8 9
A 9
8 5
A 10/AP
10 7
A 11
8 4
A 12/BC #
8 3
A 13
11 9
A 14
8 0
A 15
7 8
D Q0
5
D Q1
7
D Q2
15
D Q3
17
D Q4
4
D Q5
6
D Q6
16
D Q7
18
D Q8
21
D Q9
23
DQ10
33
DQ11
35
DQ12
22
DQ13
24
DQ14
34
DQ15
36
DQ16
39
DQ17
41
DQ18
51
DQ19
53
DQ20
40
DQ21
42
DQ22
50
DQ23
52
DQ24
57
DQ25
59
DQ26
67
DQ27
69
DQ28
56
DQ29
58
DQ30
68
DQ31
70
DQ32
129
DQ33
131
DQ34
141
DQ35
143
DQ36
130
DQ37
132
DQ38
140
DQ39
142
DQ40
147
DQ41
149
DQ42
157
DQ43
159
DQ44
146
DQ45
148
DQ46
158
DQ47
160
DQ48
163
DQ49
165
DQ50
175
DQ51
177
DQ52
164
DQ53
166
DQ54
174
DQ55
176
DQ56
181
DQ57
183
DQ58
191
DQ59
193
DQ60
180
DQ61
182
DQ62
192
DQ63
194
B A0
10 9
B A1
10 8
R AS#
11 0
W E#
11 3
C AS#
11 5
S 0#
11 4
S 1#
12 1
C KE0
7 3
C KE1
7 4
C K0
10 1
C K0#
10 3
C K1
10 2
C K1#
10 4
S DA
20 0
S CL
20 2
S A1
20 1
S A0
19 7
D M0
1 1
D M1
2 8
D M2
4 6
D M3
6 3
D M4
13 6
D M5
15 3
D M6
17 0
D M7
18 7
D QS 0
1 2
D QS 1
2 9
D QS 2
4 7
D QS 3
6 4
D QS 4
13 7
D QS 5
15 4
D QS 6
17 1
D QS 7
18 8
D QS 0#
1 0
D QS 1#
2 7
D QS 2#
4 5
D QS 3#
6 2
D QS 4#
13 5
D QS 5#
15 2
D QS 6#
16 9
D QS 7#
18 6
ODT0
11 6
ODT1
12 0
B A2
7 9
C 35 6
0 .1u_16V_Y 5V _04
C 360
0.1u_16V_Y 5V _0 4
SO-DIMM_1 is placed farther from the GMCH than SO-DIMM_0
C359
0.1u_16V _Y 5V _04
C 34 8
0.1u_10V _X7R _04
C354
1u_6 .3V_Y 5V_0 4
C 343
0.1u_16V _Y 5V_04
C336
1u_6. 3V _Y 5V_04
R234
10K _04
C 334
1u_6 .3V_Y 5V _0 4
R2 30
10K_04
C 306
10u_6. 3V _X5R_08
JD IMM2B
AS 0A621-U A SN -7F
VDD 1
75
VDD 2
76
VDD 3
81
VDD 4
82
VDD 5
87
VDD 6
88
VDD 7
93
VDD 8
94
VDD 9
99
VDD 10
100
VDD 11
105
VDD 12
106
VDD S PD
199
N C 1
77
N C 2
122
N C TEST
125
VRE F _D Q
1
VSS1
2
VSS2
3
VSS3
8
VSS4
9
VSS5
13
VSS6
14
VSS7
19
VSS8
20
VSS9
25
VSS10
26
VSS11
31
VSS12
32
VSS13
37
VSS14
38
VSS15
43
VSS1 6
44
VSS1 7
48
VSS1 8
49
VSS1 9
54
VSS2 0
55
VSS2 1
60
VSS2 2
61
VSS2 3
65
VSS2 4
66
VSS2 5
71
VSS2 6
72
VSS2 7
12 7
VSS2 8
12 8
VSS2 9
13 3
VSS3 0
13 4
VSS3 1
13 8
VSS3 2
13 9
VSS3 3
14 4
VSS3 4
14 5
VSS3 5
15 0
VSS3 6
15 1
VSS3 7
15 5
VSS3 8
15 6
VSS3 9
16 1
VSS4 0
16 2
VSS4 1
16 7
VSS4 2
16 8
VSS4 3
17 2
VSS4 4
17 3
VSS4 5
17 8
VSS4 6
17 9
VSS4 7
18 4
VSS4 8
18 5
VSS4 9
18 9
VSS5 0
19 0
VSS5 1
19 5
VSS5 2
19 6
G2
GND 2
G1
GND 1
V TT2
20 4
V TT1
20 3
VRE F _C A
126
R ES ET#
30
EVEN T#
198
VDD 13
111
VDD 14
112
VDD 16
118
VDD 15
117
VDD 17
123
VDD 18
124
C 34 5
1 0u _10 V_Y 5V_ 08
R 224 1 K_1%_0 4
3.3VS
1 .5V
1 .5V
1.5V
1. 5V
VTT_MEM
VTT_ ME M
D DR 3_DR AMR ST# 4, 10
3.3VS 2, 10, 12,13,14,2 1,22,23, 25, 26,27,28,30 ,31,32,33, 34, 36,37,38 ,44,45,47
3 .3VS
TS #_DI MM0_ 1 4, 10
SMB_ CL K 2,10,22
SMB_ DA TA 2,10,22
VTT_ ME M 10,41
M_B _BS1 5
M_C LK _D DR 3 5
M_B _A[15 :0] 5 M_B_D Q[63:0] 5
M_ B_W E# 5
M_ B_CAS# 5
M_C LK _D DR #3 5
M_ B_RAS# 5
M_B _BS2 5
M_C KE2 5
M_C LK _D DR 2 5
M_B _BS0 5
M_C S#2 5
M_C LK _D DR #2 5
M_C S#3 5
M_C KE3 5
1.5V 4,9,10 ,20,38,41
M_B_D QS[7:0] 5
M_B_D M[7: 0] 5
M_ODT2 5
M_ODT3 5
M_B_D QS #[7:0] 5
M_B _A4
M_B _A6
M_B _A5
M_B _A13
M_B _A12
M_B _A0
M_B _A1
M_B _A2
M_B _A3
M_B _A7
M_B _A8
M_B _A9
M_B _A10
M_B _A11
M_B _A14
20mils
Layout Note:
C 347 1u _6 .3V_Y 5V _0 4
S A1_D IM1
signal/space/signal:
CLOSE TO SO-DIMM_1
M_B _A15
M_B _D M5
M_B _D M6
M_B _D M7
M_B _D M0
M_B _D M2
M_B _D M1
M_B _D M3
M_B _D M4
M_B _D QS 0
M_B _D QS 6
M_B _D QS 5
M_B _D QS 4
M_B _D QS 3
M_B _D QS 2
M_B _D QS 1
M_B _D QS #3
M_B _D QS #2
M_B _D QS #1
M_B _D QS #0
M_B _D QS 7
M_B _D QS #7
M_B _D QS #6
M_B _D QS #5
M_B _D QS #4
? ? C PU S UPP OR T
C 365
1u_6.3V_Y 5 V_04
C 1004 10p_ 50V _N PO_04
M_C LK_D D R#3 M_CLK_ DD R3
M_CLK_ DD R2
C 1003 10p_ 50V _N PO_04
M_C LK_D D R#2
R 232 0 _04
C 350 0.1 u_16V_Y 5V_ 04
C 367 .1U _1 6V_04
MVR EF_D IM1
R 233 *0_0 4
MV R EF _D Q_DI M1 9
S A0_D IM1
Sheet 11 of 56
DDR3 SO-DIMM_1