2–18
Reference Manual
Altera Corporation
Nios Development Board Stratix II Edition
May 2007
Board Components
Figure 2–7. PROTO1 Pin Information – J11, J12, & J13
Notes to
Figure 2–7
:
(1)
Unregulated voltage from DC power supply.
(2)
Clk from board oscillator.
(3)
Clk from FPGA.
(4)
Clk output from PROTO1 card to FPGA.
proto1_RESET_n 1
proto1_io0 3
proto1_io2 5
proto1_io4 7
proto1_io6 9
proto1_io8 11
proto1_io10 13
proto1_io12 15
proto1_io14 17
GND 19
proto1_io16 21
proto1_io17 23
proto1_io18 25
proto1_io19 27
proto1_io21 29
proto1_io22 31
proto1_io24 33
proto1_io25 35
proto1_io27 37
proto1_io28 39
2 GND
4 proto1_io1
6 proto1_io3
8 proto1_io5
10 proto1_io7
12 proto1_io9
14 proto1_io11
16 proto1_io13
18 proto1_io15
20 NC
22 GND
24 GND
26 GND
28 proto1_io20
30 GND
32 proto1_io23
34 NC
36 proto1_io26
38 proto1_cardsel_n
40 GND
J12
J11
(1)
V
u
nreg
1
NC 3
VCC3_3
5
VCC3_3 7
(2)
proto1_osc
9
(3)
proto1_pllc
lk 11
(4)
proto1_clk
out 13
VCC3_3 15
VCC3_3 17
VCC3_3 19
2 GND
4 GND
6 GND
8 GND
10 GND
12 GND
14 GND
16 GND
18 GND
20 GND
GND 1
proto1_io40 3
proto1_io30 5
proto1_io32 7
proto1_io34 9
proto1_io36 11
proto1_io38 13
2
VCC5
4 proto1_io29
6 proto1_io31
8 proto1_io33
10 proto1_io35
12 proto1_io37
14 proto1_io39
J13