Wasco OPTOIO-PCIe32 ULTRA, User Manual

Page: 72 / 90

72
OPTOIO-PCIe32
ULTRA
© 2019 by Messcomp Datentechnik GmbH DV02
72
OPTOIO-PCIe32
ULTRA
© 2019 by Messcomp Datentechnik GmbH EV02
72 72
wasco
®
wasco
®
Register TIMERIRe:
Bit
Range
Bit
31/23/15/7
Bit
30/22/14/6
Bit
29/21/13/5
Bit
28/20/12/4
Bit
27/19/11/3
Bit
26/18/10/2
Bit
25/17/9/1
Bit
24/16/8/0
31:24
U
reserved
23:16
U
reserved
15:8
U
reserved
7:0
U R/W
reserved TIMERIRe <1:0>
Bit 31 - 2 reserved (value 0 is written)
Bit 1 - 0
TIMERIRe<1:0> This enables the interrupt functions of the timers.
Each bit corresponds to a timer (e.g. timer 0 => TIMERIRe<0>,
timer 1 => TIMERIRe<1>)
0 = Interrupt locked (default)
1 = Interrupt enabled
Register TIMERIRr:
Bit
Range
Bit
31/23/15/7
Bit
30/22/14/6
Bit
29/21/13/5
Bit
28/20/12/4
Bit
27/19/11/3
Bit
26/18/10/2
Bit
25/17/9/1
Bit
24/16/8/0
31:24
U
reserved
23:16
U
reserved
15:8
U
reserved
7:0
U R/W
reserved TIMERIRr <1:0>
Bit 31 - 2 reserved (value 0 is written)
Bit 1 - 0
TIMERIRr<1:0> Each bit corresponds to a timer (e.g. Timer 0 =>
TIMERIRr<0>, Timer 1 => TIMERIRr<1>). If an interrupt has been
triggered from a timer, its signal bit in the TIMERIR register has to
be reset. This is done by setting (= 1) the corresponding TIMERIRr
bit. The TIMERIRr bits are set to 0 automatically after reset.
Register TIMERIRe:
Bit
Range
Bit
31/23/15/7
Bit
30/22/14/6
Bit
29/21/13/5
Bit
28/20/12/4
Bit
27/19/11/3
Bit
26/18/10/2
Bit
25/17/9/1
Bit
24/16/8/0
31:24
U
reserviert
23:16
U
reserviert
15:8
U
reserviert
7:0
U R/W
reserviert TIMERIRe <1:0>
Bit 31 - 2 reserviert ( mit dem Wert 0 beschreiben)
Bit 1 - 0
TIMERIRe<1:0> hiermit können die Interruptfunktionen der Timer
freigeschaltet werden. Jedes Bit entspricht einem Timer
(z.B. Timer 0 => TIMERIRe<0>, Timer 1 => TIMERIRe<1>)
0 = Interrupt gesperrt (default)
1 = Interrupt freigegeben
Register TIMERIRr:
Bit
Range
Bit
31/23/15/7
Bit
30/22/14/6
Bit
29/21/13/5
Bit
28/20/12/4
Bit
27/19/11/3
Bit
26/18/10/2
Bit
25/17/9/1
Bit
24/16/8/0
31:24
U
reserviert
23:16
U
reserviert
15:8
U
reserviert
7:0
U R/W
reserviert TIMERIRr <1:0>
Bit 31 - 2 reserviert ( mit dem Wert 0 beschreiben)
Bit 1 - 0
TIMERIRr<1:0> Jedes Bit entspricht einem Timer (z.B. Timer 0 =>
TIMERIRr<0>, Timer 1 => TIMERIRr<1>). Wurde durch einen Timer
ein Interrupt ausgelöst, muss dessen Signalbit im Register TIMERIR
zurückgesetzt werden. Dies erfolgt durch das Setzen (= 1) des ent-
sprechenden TIMERIRr-Bits. Die TIMERIRr-Bits werden nach dem
Rücksetzen von selbst auf 0 zurückgesetzt.