Circuit Diagrams and PWB Layouts
73
7.
SSB: MJC MT8280 LVDS
3
N
3
P
4N
4P
N
P
RO
ROCLK
RE
RECLK
CLKGENPLL
RXO
RXE
N
P
LVD
S
VIPLL
AVDD
33
RXE
RXO
LVD
S
CLKGEN_CK
CLKGENPLL
AV
SS33
VIPLL
0N
0P
1N
1P
2N
2P
3
N
3
P
4N
4P
N
P
0N
0P
1N
1P
2N
2P
AV
D
D
1
2
N
4P
TN2
TP2
0N
0P
1N
1P
2N
2P
3
N
3
P
4N
0N
0P
1N
1P
2N
2P
3
N
3
P
4N
4P
N
P
4P
AO
AECK
N
P
AOCK
BE
BECK
0N
0P
1N
1P
2N
2P
3
N
3
P
4N
4P
N
P
BO
BECK
TXA
TXB
VPLL
AV
SS33
P
AV
SS
12
TXA
TXB
VPLL
AVDD
33
AE
0N
0P
1N
1P
2N
2P
3
N
3
P
4N
11
12
1
3
14
15
16
17
1
2
3
4
5
6
15
16
FB15 D6
FB16 D11
FB17 D1
3
1
2
3
4
3
B0
3
-2 F4
3
B0
3
-1 F4
3
B02-4 F4
3
B02-
3
E4
3
B02-2 F4
3
B02-1 F4
3
B0
3
-4 F4
3
B04-1 E6
3
B04-2 E6
3
B04-
3
E6
3
B04-4 E6
3
B05-1 E6
A
H
I
3
B0
3
-
3
F4
J
3
B05-2 F6
3
B05-
3
F6
3
B05-4 F6
3
B06-1 F6
3
B06-2 F6
3
B06-
3
F6
3
B06-4 F6
5B10 D
3
5B11 D7
5B12 D11
5B1
3
D14
5B14 D
3
5B15 D7
L
2B10 D
3
2B15 D6
B
C
D
2B17 D6
2B16 D6
7G01-
3
E12
7G01-4 E5
FB10 D4
FB11 D6
2B1
8
D7
2B19 D10
5B16 D11
5B17 D14
2B14 D4
2B12 D4
2B1
3
D4
MJC MT
8
2
8
0 - LVD
S
3
B01-
3
E4
3
B01-4 E4
2B22 D11
2B2
3
D11
2B24 D1
3
5
6
7
8
9
2B25 D1
3
2B26 D1
3
2B27 D14
E
F
G
NC
9
10
11
12
NC
NC
NC
K
L
A
B
C
D
E
F
G
H
I
J
K
1
3
14
H22
F21
F22
B21
A21
3
0R
5B12
FROM LVD
S
FROM LVD
S
17
FROM LVD
S
10
2B2
8
E
3
2B29 E4
2B
3
0 E4
2B
3
1 E6
2B
3
2 E6
2B
33
E7
2B
3
4 E11
2B
3
5 E11
2B
3
6 E1
3
2B
3
7 E1
3
2B
38
E1
3
3
B01-1 E4
3
B01-2 E4
7
8
FROM LVD
S
3
0R
2B20 D11
2B21 D11
2B11 D
3
FB12 D11
FB1
3
D1
3
FB14 D4
FB14
5B15
2B
3
21
0
u
5B10
FB16
3
0R
3
0R
5B11
+
3
V
3
_
S
W
10
u
2B
3
0
2B29
100n
2B2
8
1
u
0
100n
2B
3
1
1
u
0
2B
33
M22
C21
C22
D21
D22
E21
E22
G21
G22
H21
J21
J22
K21
K22
L21
L22
N21
N22
P21
P22
M21
C16
C17
C1
8
C19
J20
K20
L20
M20
N20
P20
B22
C1
3
C14
D20
E20
F20
G20
H20
A22
C20
C15
B1
3
A1
3
B14
A14
B12
A12
D19
C9
C10
C11
C12
B20
A20
B1
8
A1
8
B9
A9
B10
A10
B11
A11
MT
8
2
8
0
LVD
S
_TX
Φ
B15
A15
B16
A16
B17
A17
B19
A19
AB1
3
AA11
AB11
7G01-
3
AA17
AB17
AA
8
AB
8
AA9
AB9
AA10
AB10
AA12
AB12
AA1
3
AB7
AA14
AB14
AA15
AB15
AA16
AB16
AA1
8
AB1
8
AA19
AB19
Y9
Y10
Y11
W
8
Y12
Y1
3
W9
W10
W11
AA7
7G01-4
MT
8
2
8
0
LVD
S
_RX
Φ
Y
8
Y14
Y15
100n
2B
3
6
10
u
2B
38
FB12
5B16
3
0R
FB15
5B14
FB11
3
0R
+
3
V
3
_
S
W
+
3
V
3
_
S
W
FB10
+
3
V
3
_
S
W
FB1
3
2B2
3
10
u
2B16
10n
2B15
100n
2B1
8
1
u
0
2B14
10
u
2B19
10
u
100n
2B21
16V
100n
2B24
+
3
V
3
_
S
W
+
3
V
3
_
S
W
100n
2B12
10
u
2B10
16V
100n
+
3
V
3
_
S
W
2B
3
7
5B1
3
3
0R
10n
2B22
2B26
10
u
+1V2_
S
W
1
u
0
2B11
10n
2B25
2B
3
4
100n
1
u
0
2B
3
5
1
u
0
2B27
1
u
0
2B20
5B17
FB17
3
0R
10n
2B1
3
10
u
2B17
TxFPGAe_4n
TxFPGAe_
3
p
TxFPGAe_CLKn
TxFPGAe_CLKp
TxFPGAe_4p
TxFPGAe_1p
TxFPGAe_2n
TxFPGAe_2p
TxFPGAe_
3
n
TxFPGAe_0n
TxFPGAe_0p
TxFPGAe_1n
TxFPGAo_CLKn
TxFPGAo_CLKp
TxFPGAo_4n
TxFPGAo_4p
TxFPGAo_2p
TxFPGAo_
3
n
TxFPGAo_
3
p
TxFPGAo_1n
TxFPGAo_1p
TxFPGAo_2n
LVD
S
_B_TXoCLK n
LVD
S
_B_TXoCLK p
TxFPGAo_0n
TxFPGAo_0p
LVD
S
_B_TXe2n
LVD
S
_B_TXe2p
LVD
S
_B_TXe1n
LVD
S
_B_TXe1p
LVD
S
_B_TXe0n
LVD
S
_B_TXe0p
LVD
S
_B_TXeCLK p
LVD
S
_B_TXeCLK n
LVD
S
_B_TXo1p
LVD
S
_B_TXo0n
LVD
S
_B_TXo0p
LVD
S
_B_TXe4n
LVD
S
_B_TXe4p
LVD
S
_B_TXe
3
n
LVD
S
_B_TXe
3
p
LVD
S
_B_TXo2p
LVD
S
_B_TXo1n
LVD
S
_B_TXo2n
LVD
S
_B_TXo
3
p
LVD
S
_B_TXo
3
n
LVD
S
_B_TXo4n
LVD
S
_B_TXo4p
LVD
S
_A_TXeCLK n
LVD
S
_A_TXoCLK n
LVD
S
_A_TXoCLK p
LVD
S
_A_TXe2p
LVD
S
_A_TXe1n
LVD
S
_A_TXe1p
LVD
S
_A_TXe0n
LVD
S
_A_TXe0p
LVD
S
_A_TXeCLK p
LVD
S
_A_TXo1p
LVD
S
_A_TXo0n
LVD
S
_A_TXo0p
LVD
S
_A_TXe4n
LVD
S
_A_TXe4p
LVD
S
_A_TXe
3
n
LVD
S
_A_TXe
3
p
LVD
S
_A_TXe2n
LVD
S
_A_TXo2p
LVD
S
_A_TXo1n
LVD
S
_A_TXo2n
LVD
S
_A_TXo
3
p
LVD
S
_A_TXo
3
n
LVD
S
_A_TXo4n
LVD
S
_A_TXo4p
B0
8
A
B0
8
A
I_17760_017.ep
s
1
8
020
8
3
1
3
9 12
3
6
3
49.1