A
A
B
B
C
C
D
D
E
E
4
4
3
3
2
2
1
1
128Kx16-bit Program
Memory (CS0)
128Kx16-bit Data Mem
ory (CS1/CS4)
NC
OPTION
JG8
1-2
SRAM WORD ENABLE
SRAM DISABLE
NC
OPTION
CS0 ENABLE J
U
M
P
E
R
1-2
SRAM ENABLE
SRAM DISABLE
CS1/CS4 ENABLE
JU
M
P
E
R
3-4
SRAM UPPER BYTE ENABLE
SRAM LOWER BYTE ENABLE
NC
1-2
3-4
NC
NC
A16
JG7
A17
A18
Note:
Note: A17 & A18 are
N/C on GS72116.
Note: A17 & A18 are
N/C on GS72116.
GS71116ATP 64Kx16-bit
GS72116ATP 128Kx16-bit
GS74116ATP 256Kx16-bit
IS61LV51216 512Kx16-bit
DSCO De
si
g
n
P
R
O
G
R
A
M
[
W
O
R
D
] (
C
S
0
) a
n
d
D
A
T
A
[
B
Y
T
E
] (
C
S
1
/C
S
4
)
SRAM
MEMORY
MC56F8367EVM.DSN
1.0
31
4
Thurs
day
, Septem
ber 02, 2004
A
D
ig
ital Signal Controller Operation
2100 Eas
t Elliot R
oad
Tem
pe, Ariz
ona 85284
Tit
le
D
o
cument
Date
:
Size
D
e
si
gner:
S
h
e
e
t
o
f
Rev.
Numbe
r
(512) 895-7215 FAX: (480) 413-2510
D2
D5
D13
D4
D0
D6
D15
D11
D3
D10
D1
D7
D12
D9
D8
D14
A1
5
A1
1
A1
A1
2
A1
0
A3
A1
4
A5
A9
A6
A8
A0
A7
A1
3
A2
A4
PB0
/EC
S
4
/EC
S
1
/U
B
/L
B
/EC
S
0
/R
D
/W
R
/EC
S
4
/EC
S
1
/C
E
PB1
PB2
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A1
0
A1
1
A1
2
A1
3
A1
4
A1
5
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
PB0
/PS
/R
D
/W
R
PB1
PB2
PD
2
/D
S
+3
.3
V
+3
.3
V
+3
.3
V
+3
.3
V
R14
10K
R13
10K
R31
1K
R30
1K
R12
10K
JG
7
1
2
U2
GS
72116TP
-7
7
8
1
9
10
2
13
14
3
15
16
4
29
30
5
31
32
18
35
36
19
37
38
20
21
24
25
26
27
42
43
44
40
39
41
17
6
22
34
12
33
11
23
28
DQ1
DQ2
A4
DQ3
DQ4
A3
DQ5
DQ6
A2
DQ7
DQ8
A1
DQ9
DQ10
A0
DQ11
DQ12
A1
5
DQ13
DQ14
A1
4
D
Q
1
5
DQ16
A1
3
A1
2
A1
1
A1
0
A9
A8
A7
A6
A5
UB
LB
OE
WE
CE
A1
6
VSS2
VSS1
V
DD2
V
DD1
A1
7
A1
8
U3
GS
72116TP
-7
7
8
1
9
10
2
13
14
3
15
16
4
29
30
5
31
32
18
35
36
19
37
38
20
21
24
25
26
27
42
43
44
40
39
41
17
6
22
34
12
33
11
23
28
DQ1
DQ2
A4
DQ3
DQ4
A3
DQ5
DQ6
A2
DQ7
DQ8
A1
DQ9
DQ10
A0
DQ11
DQ12
A1
5
DQ13
DQ14
A1
4
D
Q
1
5
DQ16
A1
3
A1
2
A1
1
A1
0
A9
A8
A7
A6
A5
UB
LB
OE
WE
CE
A1
6
VSS2
VSS1
V
DD2
V
DD1
A1
7
A1
8
JG
8
1
3
2
4
R32
1K
MC56F8367EVM User Manual, Rev. 2
Appendix A-4
Freescale Semiconductor
Preliminary
Figure
A-3. Program [Word]
(C
S0) &
Da
ta [B
yte
] (C
S1/
C
S4) SRA
M
Memory