PAMS
Technical Documentation
NSC/W–1/3
Disassembly & Troubleshooting Instructions
Page 8
Original 11/99
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.2
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
Á ÁÁÁÁÁ
ÁÁÁÁÁÁ
PWR control
loop during
ramp up/
down
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
TXLX1
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
MAD
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
RF
TDMA
800
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.1
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
Á ÁÁÁÁÁ
Á ÁÁÁÁÁ
ÁÁÁÁÁÁ
Low power
level mode
for power de-
tector
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.6
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
Á ÁÁÁÁÁ
ÁÁÁÁÁÁ
High power
level mode
for power
detector
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
TXLX2
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
MAD
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
RF TDMA
1900
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.1
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
Á ÁÁÁÁÁ
ÁÁÁÁÁÁ
Low power
level mode
for power de-
tector
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.6
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
Á ÁÁÁÁÁ
ÁÁÁÁÁÁ
High power
detector
mode power
detector
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
SENA2
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
MAD
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
2 Ghz
UHF PLL
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
2 Ghz PLL
enable
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
0
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.8
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
RXPWR1
ÁÁÁÁ
ÁÁÁÁ
MAD
ÁÁÁÁÁ
ÁÁÁÁÁ
CCONT
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
2.0
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR4 ON
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.8
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR4 OFF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
RXPWR2
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
MAD
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
PENTA
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR8 ON,
1Ghz fron-
tend
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
0
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.8
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR8 OFF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
RXPWR3
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
MAD
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
PENTA
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
Á ÁÁÁÁÁ
ÁÁÁÁÁÁ
VR9 ON
2Ghz fron-
tend
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.8
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
Á ÁÁÁÁÁ
ÁÁÁÁÁÁ
VR9 OFF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
SPWR1
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
COB-
BA_D
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
CCONT
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR2 ON ,
1Ghz UHF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
0
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.5
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR2 OFF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
SPWR2
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
COB-
BA_D
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
CCONT
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Á ÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
Á ÁÁÁÁÁ
ÁÁÁÁÁÁ
VR3 ON,
VHF ON/
OFF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
0
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.5
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR3 OFF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
SPWR3
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
COB-
BA_D
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
PENTA
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR10 ON ,
2Ghz UHF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
0
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.5
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR10 OFF
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
TXPWR1
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
MAD
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
CCont
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic high ”1”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
2.0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR5 ON , TX
pwr control
enable
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁ
Logic low ”0”
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
ÁÁÁÁ
0.5
ÁÁÁ
ÁÁÁ
ÁÁÁ
V
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
ÁÁÁÁÁÁ
VR5 OFF