3-73
3-74
INFORMATION :
1. Voltage Check using RH300 DV1
2. EE Mode : Check with Signal C2
3. Playback Mode : Check with DVD TEST DISC KDV-N Chapter 2
4. Record Mode : Check with recording signal C2 using DVD -RW
Brand : Mitsubishi, VR Mode
4. DMN8673
PIN PIN NAME
EE
PB
REC
NO.
MODE MODE MODE
IC1101 LSI DMN8673
IC101
A1
VI_E[1]
1.17
1.19
1.17
A2
VI_VSYNC[0]
0.00
0.00
0.00
A3
VI_D[3]
1.37
1.36
1.36
A4
VI_CLK[1]
0.00
0.00
0.00
A5
VI_CLK[0]
1.61
1.64
1.64
A6
VO_CLK
1.60
1.62
1.62
A7
VIO_D[6]
1.58
1.61
1.59
A8
VO_E
3.20
3.23
3.21
A9
VO_D[0]
1.25
0.67
1.25
A10 VO_D[4]
1.58
1.62
1.60
A11 VO_D[8]
1.25
0.67
1.25
A12 VO_D[11]
1.08
0.94
1.06
A13 VO_D[14]
1.10
1.08
1.10
A14 AIN_MCLKI
NC
NC
NC
A15 AIN_MCLKO
3.22
3.23
3.20
A16 AOUT_IEC958
1.63
1.64
1.62
A17 AOUT_MCLKI
1.63
1.64
1.98
A18 AOUT_MCLKO
1.63
1.64
1.63
A19 A2OUT_D[0]
0.00
0.00
0.00
A20 UART2_TX
3.24
3.24
3.23
A21 SPI_CS1
0.00
0.00
0.00
A22 SPI_CS3
0.00
0.00
0.00
A23 SPI_CS2
0.00
0.00
0.00
A24 UART1_TX
3.23
3.24
3.22
A25 UART1_RX
2.31
2.32
2.30
A26 UART1_CTS
3.21
3.21
3.21
B1
VI_E[0]
3.21
3.22
3.21
B2
VI_D[0]
0.27
0.27
0.27
B3
VI_D[4]
1.39
1.39
1.39
B4
VI_D[7]
1.22
1.22
1.21
B5
VIO_D[0]
0.00
0.00
0.00
B6
VIO_D[3]
1.16
1.21
1.18
B7
VIO_D[7]
1.01
1.07
1.01
B8
VO_VSYNC
3.20
3.20
3.19
B9
VO_D[1]
1.18
1.22
1.18
B10 VO_D[5]
1.02
1.07
1.02
B11 VO_D[9]
1.19
1.22
1.18
B12 VO_D[12]
1.22
1.25
1.24
B13 VO_D[15]
2.17
2.14
2.17
B14 AIN_FSYNC
1.60
1.61
1.59
B15 A2_FSYNC
1.61
1.62
1.60
B16 AOUT_SCLK
1.62
1.62
1.61
B17 AIN_D[1]
0.00
0.00
0.00
B18 AOUT_D[2]
0.00
0.00
0.00
B19 UART2_CTS
4.91
4.91
4.91
B20 SDA
3.12
3.14
3.14
B21
SPI_CS0 -->
SIO_SPI_CS0#
2.75
2.80
2.84
B22
SPI_MISO -->
SIO_SPI_MISO
4.80
4.90
4.82
B23
SPI_CLK -->
SIO_SPI_CLK
3.08
3.11
3.10
B24 UART1_RTS
3.21
3.21
3.21
B25 IRTX2
3.20
3.23
3.21
B26 IRRX
3.21
3.23
3.21
C1
VI_VSYNC[1]
2.24
2.25
2.25
C2
VI_D[1]
2.67
2.67
2.66
C3
VI_D[5]
1.32
1.32
1.32
C4
VI_D[8]
1.28
1.28
1.27
C5
VIO_D[1]
0.00
0.00
0.00
C6
VIO_D[4]
1.19
0.38
1.17
C7
VIO_D[8]
1.10
1.08
1.10
C8
VO_HSYNC
2.86
2.86
2.85
C9
VO_D[2]
1.18
0.38
1.18
PIN PIN NAME
EE
PB
REC
NO.
MODE MODE MODE
C10 VO_D[6]
1.10
1.08
1.10
C11 VO_D[10]
1.19
0.38
1.17
C12 VO_D[13]
1.02
1.07
1.01
C13 AIN_SCLK
1.62
1.63
1.61
C14 A2IN_D_GPIO
0.00
0.00
0.00
C15 AOUT_FSYNC
1.62
1.63
1.61
C16 AIN_D[0]
1.21
1.21
1.20
C17 AOUT_D[3]
0.00
0.00
0.00
C18 AOUT_D[0]
1.62
1.64
1.61
C19 UART2_RTS
0.00
0.00
0.00
C20 SCL
3.15
3.18
3.16
C21 VDD_CORE
1.08
1.05
1.05
C22 VDD_CORE
1.08
1.05
1.05
C23 VDD_DRAM
2.35
2.29
2.30
C24 IRTX1
3.21
3.23
3.21
C25 SDRAM_A[2]
1.14
1.10
1.10
C26 SDRAM_A[3]
1.17
1.16
1.15
D1
TCK
2.25
2.25
2.25
D2
VI_D[2]
1.55
1.55
1.55
D3
VI_D[6]
1.50
1.50
1.49
D4
VI_D[9]
1.62
1.62
1.61
D5
VIO_D[2]
1.25
0.66
1.25
D6
VIO_D[5]
1.18
0.94
1.06
D7
VIO_D[9]
1.80
1.77
1.80
D8
VO_ACTIVE
2.49
2.49
2.48
D9
VO_D[3]
1.08
0.94
1.07
D10 VO_D[7]
1.81
1.78
1.81
D11 VDD_CORE
1.08
1.05
1.05
D12 VDD_CORE
1.08
1.05
1.05
D13 VDD_PAD1
3.22
3.24
3.22
D14 VDD_PAD2
3.22
3.24
3.22
D15 VDD_PAD3
3.22
3.24
3.22
D16 VDD_PAD4
3.22
3.24
3.22
D17 AOUT_D[1]
0.00
0.00
0.00
D18 A2_SCLK
1.61
1.61
1.60
D19 UART2_RX
4.91
4.91
4.91
D20
SPI_MOSI -->
SIO_SPI_MOSI
3.05
3.05
3.04
D21 VDD_CORE
1.08
1.05
1.05
D22 SDRAM_VREF
1.19
1.17
1.17
D23 VDD_DRAM
2.35
2.29
2.30
D24 SDRAM_A[10]
1.12
1.08
1.04
D25 SDRAM_A[0]
1.14
1.09
1.03
D26 SDRAM_A[1]
1.14
1.09
1.08
E1
TDO
0.89
0.40
0.85
E2
TDI
2.23
2.24
2.24
E3
TMS
2.25
2.26
2.25
E4
TRSTn
0.00
0.00
0.00
E23 GND
0.00
0.00
0.00
E24 SDRAM_RASn
2.01
1.97
1.97
E25 SDRAM_BA[0]
1.21
1.18
1.18
E26 SDRAM_BA[1]
1.18
1.18
1.16
F1
AGND_AUDINPLL
0.00
0.00
0.00
F2
AGND_AUDOUTPLL
0.00
0.00
0.00
F3
AGND_SYSPLL 0.00
0.00
0.00
F4
BIAS_5V
1.05
1.05
1.06
F23 SDRAM_A[4]
1.19
1.16
1.15
F24 SDRAM_A[13]
1.18
1.06
1.02
F25 SDRAM_WEn
2.03
1.98
1.98
F26 SDRAM_CASn
2.08
1.93
1.85
G1
CLKI
1.48
1.49
1.49
G2
AGND_VIDPLL
0.00
0.00
0.00
G3
AVDD_AUDINPLL
1.05
1.05
1.06
G4
AVDD_SYSPLL
2.35
2.26
2.30
G23 SDRAM_A[8]
1.17
1.16
1.15
G24 SDRAM_A[7]
1.18
1.16
1.15
G25 SDRAM_A[6]
1.17
1.16
1.15
PIN PIN NAME
EE
PB
REC
NO.
MODE MODE MODE
G26 SDRAM_A[5]
1.16
1.16
1.15
H1
CLKX
1.69
1.72
1.73
H2
AGND_DCXO
0.00
0.00
0.00
H3
AVDD33_DCXO 3.23
3.24
3.22
H4
AVDD_AUDOUTPLL
1.06
1.05
1.06
H23 SDRAM_CKE
2.10
2.05
2.05
H24 SDRAM_A[12]
1.14
1.09
1.06
H25 SDRAM_A[11]
1.12
1.08
1.05
H26 SDRAM_A[9]
1.17
1.14
1.15
J1
DAC_Dvss
0.00
0.00
0.00
J2
DAC_OUTB
1.58
1.58
1.58
J3
DAC_OUTB
1.58
1.58
1.58
J4
AVDD33_VIDPLL
3.23
3.23
3.22
J23 SDRAM_DQ[28]
1.18
1.18
1.18
J24 SDRAM_DQ[29]
1.11
1.11
1.11
J25 SDRAM_DQ[30]
1.11
1.11
1.11
J26 SDRAM_DQ[31]
1.11
1.11
1.11
K1
DAC2
0.63
0.61
0.64
K2
DAC1
0.64
0.62
0.64
K3
AVDD33_DAC
3.21
3.22
3.20
K4
VDD_CORE
1.08
1.05
1.05
K23 SDRAM_DQ[24]
1.11
1.11
1.11
K24 SDRAM_DQ[25]
1.13
1.13
1.13
K25 SDRAM_DQ[26]
1.12
1.12
1.12
K26 SDRAM_DQ[27]
1.11
1.11
1.11
L1
DAC5
0.72
0.72
0.72
L2
DAC3
0.73
0.73
0.64
L3
AVDD33_DAC
3.21
3.22
3.20
L4
VDD_CORE
1.08
1.05
1.05
L11 GND
0.00
0.00
0.00
L12 GND
0.00
0.00
0.00
L13 GND
0.00
0.00
0.00
L14 GND
0.00
0.00
0.00
L15 GND
0.00
0.00
0.00
L16 GND
0.00
0.00
0.00
L23 VDD_DRAM
2.35
2.29
2.30
L24 VDD_DRAM
2.35
2.29
2.30
L25 SDRAM_DQM[3] 0.35
0.32
0.30
L26 SDRAM_DQS[3]
1.16
1.16
1.15
M1
DAC6
0.72
0.72
0.73
M2
DAC4
0.64
0.62
0.73
M3
AVDD33_DACD 3.21
3.22
3.20
M4
VDD_PAD5
3.22
3.24
3.22
M11 GND
0.00
0.00
0.00
M12 GND
0.00
0.00
0.00
M13 GND
0.00
0.00
0.00
M14 GND
0.00
0.00
0.00
M15 GND
0.00
0.00
0.00
M16 GND
0.00
0.00
0.00
M23 SDRAM_CLK[1] 1.22
1.20
1.20
M24 VDD_DRAM
2.35
2.29
2.30
M25 SDRAM_DQM[2] 0.35
0.32
0.30
M26 SDRAM_DQS[2]
1.16
1.16
1.15
N1
GND_BATT
0.00
0.00
0.00
N2
VSS_REF
0.00
0.00
0.00
N3
RTC_CLKI
0.00
0.00
0.00
N4
VDD_PAD6
3.22
3.24
3.22
N11 GND
0.00
0.00
0.00
N12 GND
0.00
0.00
0.00
N13 GND
0.00
0.00
0.00
N14 GND
0.00
0.00
0.00
N15 GND
0.00
0.00
0.00
N16 GND
0.00
0.00
0.00
N23 SDRAM_CLKn[1]
1.20
1.17
1.16
N24 VDD_DRAM
2.35
2.29
2.30
N25 SDRAM_DQ[22] 1.13
1.13
1.13
N26 SDRAM_DQ[23] 1.13
1.13
1.13
PIN PIN NAME
EE
PB
REC
NO.
MODE MODE MODE
P1
V_REF
1.18
1.18
1.18
P2
VDD_REF
3.22
3.23
3.22
P3
RTC_CLKX
NC
NC
NC
P4
VDD_PAD7
3.22
3.24
3.22
P11 GND
0.00
0.00
0.00
P12 GND
0.00
0.00
0.00
P13 GND
0.00
0.00
0.00
P14 GND
0.00
0.00
0.00
P15 GND
0.00
0.00
0.00
P16 GND
0.00
0.00
0.00
P23 SDRAM_CLK[0] 1.21
1.19
1.19
P24 VDD_DRAM
2.35
2.29
2.30
P25 SDRAM_DQ[20] 1.13
1.13
1.13
P26 SDRAM_DQ[21] 1.14
1.14
1.14
R1
AGND_ADCD
0.00
0.00
0.00
R2
AVDD33_ADCD 0.00
0.00
0.00
R3
VDD_BATT
0.00
0.00
0.00
R4
VDD_PAD8
3.22
3.24
3.22
R11 GND
0.00
0.00
0.00
R12 GND
0.00
0.00
0.00
R13 GND
0.00
0.00
0.00
R14 GND
0.00
0.00
0.00
R15 GND
0.00
0.00
0.00
R16 GND
0.00
0.00
0.00
R23 SDRAM_CLKn[0]
1.20
1.17
1.17
R24 VDD_DRAM
2.35
2.29
2.30
R25 SDRAM_DQ[18]
1.18
1.18
1.18
R26 SDRAM_DQ[19]
1.18
1.18
1.18
T1
RFP
0.00
0.00
0.00
T2
RFN
0.00
0.00
0.00
T3
AVDD33_ADC
0.00
0.00
0.00
T4
AVDD33_ADC
0.00
0.00
0.00
T11 GND
0.00
0.00
0.00
T12 GND
0.00
0.00
0.00
T13 GND
0.00
0.00
0.00
T14 GND
0.00
0.00
0.00
T15 GND
0.00
0.00
0.00
T16 GND
0.00
0.00
0.00
T23 VDD_DRAM
2.35
2.29
2.30
T24 VDD_DRAM
2.35
2.29
2.30
T25 SDRAM_DQ[16]
1.18
1.18
1.18
T26 SDRAM_DQ[17]
1.18
1.18
1.18
U1
USB_VSS
0.00
0.00
0.00
U2
AVDD33_USB
NC
NC
NC
U3
AGND_ADC
0.00
0.00
0.00
U4
AGND_ADC
0.00
0.00
0.00
U23 SDRAM_DQ[12]
1.18
1.18
1.18
U24 SDRAM_DQ[13]
1.18
1.18
1.18
U25 SDRAM_DQ[14]
1.18
1.18
1.18
U26 SDRAM_DQ[15]
1.18
1.18
1.18
V1
USB_DPLUS0
NC
NC
NC
V2
USB_DMINUS0
NC
NC
NC
V3
USB_DPULS1
NC
NC
NC
V4
USB_DMINUS1
NC
NC
NC
V23 SDRAM_DQ[8]
1.18
1.18
1.18
V24 SDRAM_DQ[9]
1.18
1.18
1.18
V25 SDRAM_DQ[10]
1.18
1.18
1.18
V26 SDRAM_DQ[11]
1.18
1.18
1.18
W1 USB_OC_0
0.00
0.00
0.00
W2 USB_PO_0
NC
NC
NC
W3 USB_PO_1
NC
NC
NC
W4 USB_OC_1
0.00
0.00
0.00
W23 SDRAM_DQ[6]
1.18
1.18
1.18
W24 SDRAM_DQ[7]
1.18
1.18
1.18
W25 SDRAM_DQM[1] 0.35
0.32
0.30
W26 SDRAM_DQS[1] 1.16
1.16
1.15
Y1
CLKO
1.65
1.65
1.64
PIN PIN NAME
EE
PB
REC
NO.
MODE MODE MODE
Y2
ATAPI_DATA[6] 0.76
0.74
0.84
Y3
ATAPI_DATA[7] 0.00
0.00
0.00
Y4
ATAPI_DATA[8] 0.77
0.75
0.86
Y23 SDRAM_DQ[4]
1.18
1.18
1.18
Y24 SDRAM_DQ[5]
1.18
1.18
1.18
Y25 SDRAM_DQM[0] 0.35
0.32
0.30
Y26 SDRAM_DQS[0]
1.16
1.16
1.15
AA1 ATAPI_DATA[10] 0.77
0.77
0.88
AA2 ATAPI_DATA[4] 0.77
0.76
0.84
AA3 ATAPI_DATA[5] 0.77
0.77
0.84
AA4 ATAPI_DATA[9] 0.76
0.74
0.85
AA23
RST- /RST_E5/
FLASH
3.12
3.13
3.11
AA24 SDRAM_DQ[1]
1.18
1.18
1.10
AA25 SDRAM_DQ[2]
1.18
1.18
1.18
AA26 SDRAM_DQ[3]
1.18
1.18
1.18
AB1 ATAPI_DATA[12] 0.77
0.77
0.87
AB2 ATAPI_DATA[2] 0.76
0.75
0.84
AB3 ATAPI_DATA[11] 0.77
0.75
0.87
AB4 ATAPI_DATA[3] 0.77
0.76
0.84
AB23 D[00]
0.00
0.00
0.00
AB24 HOST_ALE E5_ALE 0.00
0.00
0.00
AB25 HOST_UDSn
3.21
3.23
3.21
AB26 SDRAM_DQ[0]
1.18
1.18
1.12
AC1 ATAPI_DATA[15] 0.78
0.78
0.89
AC2 ATAPI_DATA[14] 0.77
0.76
0.89
AC3 ATAPI_DATA[1] 0.77
0.77
0.84
AC4 ATAPI_DATA[0] 0.76
0.76
0.84
AC5 ATAPI_DMARQ 0.00
0.00
0.00
AC6 ATAPI2_DATA[2] 1.95
1.92
1.93
AC7 ATAPI2_DATA[6] 1.94
1.90
1.91
AC8 ATAPI2_DATA[10] 1.91
1.88
1.90
AC9 ATAPI2_DATA[14] 1.94
1.91
1.92
AC10 ATAPI2_ADDR[2] 0.00
0.00
0.00
AC11 VDD_CORE
1.08
1.05
1.05
AC12 VDD_CORE
1.08
1.05
1.05
AC13 VDD_CORE
1.08
1.05
1.05
AC14 VDD_PAD9
3.22
3.24
3.22
AC15 VDD_PAD10
3.22
3.24
3.22
AC16 VDD_PAD11
3.22
3.24
3.22
AC17 PHY_LREQ
0.00
0.00
0.00
AC18 CS1 /E5_CS1
3.22
3.24
3.21
AC19 MA[23]
0.00
0.00
0.00
AC20 MA[2]
0.00
0.00
0.00
AC21 WAIT /WAIT
3.82
3.82
3.81
AC22 D[12]
2.87
2.86
2.86
AC23 D[10]
0.00
0.00
0.00
AC24 D[4]
0.00
0.00
0.00
AC25 OE- /E5_OE
3.21
3.23
3.21
AC26 GPIO[1] VINT_INT
3.23
3.24
3.22
AD1 ATAPI_DATA[13] 0.76
0.74
0.87
AD2 ATAPI_DIORn
3.23
3.24
3.22
AD3 ATAPI_DMAACKn
3.23
3.05
3.22
AD4 ATAPI_ADDR[1] 0.00
0.00
0.00
AD5 ATAPI2_DMARQ 0.00
0.00
0.00
AD6 ATAPI2_DATA[3] 1.95
1.92
1.93
AD7 ATAPI2_DATA[7] 0.00
0.00
0.00
AD8 ATAPI2_DATA[11] 1.93
1.90
1.91
AD9 ATAPI2_DATA[15] 1.93
1.90
1.91
AD10 ATAPI2_ADDR[3] 3.22
3.23
3.21
AD11 ATAPI2_DMAACKn
3.22
3.24
3.21
AD12 ATAPI2_INTRQ
0.00
0.00
0.00
AD13 PHY_CTL[0]
0.07
0.07
0.07
AD14 PHY_DATA[0]
0.00
0.00
0.00
AD15 PHY_DATA[6]
0.00
0.00
0.00
AD16 PHY_CTL[1]
0.03
0.03
0.03
AD17 CS4 /E5_CS4
3.23
3.24
3.22
PIN PIN NAME
EE
PB
REC
NO.
MODE MODE MODE
AD18 CS2 /E5_CS2
3.22
3.24
3.21
AD19 MA[22]
0.00
0.00
0.00
AD20 MA[1]
0.00
0.00
0.00
AD21 GPIO[3] HATA_IRQ 0.00
0.00
0.00
AD22
GPIO[0] -->
SiL9030_INT
3.23
3.24
3.22
AD23 D[13]
0.00
0.00
0.00
AD24 D[8]
0.00
0.00
0.00
AD25 D[5]
0.00
0.00
0.00
AD26 D[3]
0.00
0.00
0.00
AE1 ATAPI_DIOWn
3.23
3.24
3.22
AE2 ATAPI_RESET
3.23
3.24
3.22
AE3 ATAPI_ADDR[3] 3.23
3.24
3.22
AE4 ATAPI_INTRQ
0.00
0.00
0.00
AE5 ATAPI2_DATA[0] 1.94
1.91
1.92
AE6 ATAPI2_DATA[4] 1.92
1.87
1.89
AE7 ATAPI2_DATA[8] 1.92
1.89
1.91
AE8 ATAPI2_DATA[12] 1.95
1.92
1.93
AE9 ATAPI2_ADDR[0] 0.00
0.00
0.00
AE10 ATAPI2_ADDR[4] 3.21
3.22
3.21
AE11 ATAPI2_IORDY 4.50
4.50
4.50
AE12 ATAPI2_RESET 3.23
3.24
3.22
AE13 PHY_DATA[3]
0.00
0.00
0.00
AE14 PHY_DATA[4]
0.00
0.00
0.00
AE15 PHY_DATA[7]
0.00
0.00
0.00
AE16 PHY_DATA[1]
0.00
0.00
0.00
AE17 CS5
3.23
3.24
3.22
AE18 CS0 /E5_CS0
3.22
3.24
3.21
AE19 MA[5]
0.00
0.00
0.00
AE20 MA[4]
0.00
0.00
0.00
AE21 GPIO[4]
3.23
3.24
3.22
AE22
GPIO[2]
/ETHERNET_IRQ
3.20
3.23
3.21
AE23 D[15]
0.00
0.00
0.00
AE24 D[14]
2.87
2.86
2.86
AE25 D[2]
0.00
0.00
0.00
AE26 D[1]
0.00
0.00
0.00
AF1 ATAPI_ADDR[4] 3.22
3.23
3.21
AF2 ATAPI_ADDR[2] 0.00
0.00
0.00
AF3 ATAPI_ADDR[0] 0.00
0.00
0.00
AF4 ATAPI_IORDY
4.60
4.60
4.61
AF5 ATAPI2_DATA[1] 1.96
1.92
1.94
AF6 ATAPI2_DATA[5] 1.93
1.89
1.91
AF7 ATAPI2_DATA[9] 1.95
1.92
1.93
AF8 ATAPI2_DATA[13] 1.93
1.90
1.91
AF9 ATAPI2_ADDR[1] 0.00
0.00
0.00
AF10 ATAPI2_DIOWn 3.23
3.23
3.21
AF11 ATAPI2_DIORn
3.23
3.23
3.21
AF12 PHY_LINK_ON
0.00
0.00
0.00
AF13 PHY_DATA[2]
0.00
0.00
0.00
AF14 PHY_DATA[5]
0.00
0.00
0.00
AF15 PHY_CLK
1.64
1.66
1.66
AF16 PHY_LPS
3.21
3.23
3.23
AF17 CS3 /E5_CS3
3.22
3.24
3.21
AF18 MA[24]
0.00
0.00
0.00
AF19 MA[3]
0.00
0.00
0.00
AF20 LWE- /E5_LWEn
3.21
3.23
3.21
AF21 DTACK
3.23
3.24
3.22
AF22
GPIO[5]
SIO_SPI_CS0
3.23
3.24
3.22
AF23 D[9]
0.00
0.00
0.00
AF24 D[11]
0.00
0.00
0.00
AF25 D[6]
0.00
0.00
0.00
AF26 D[7]
0.00
0.00
0.00
Summary of Contents for RHT497H
Page 11: ...1 10 MEMO ...
Page 34: ...3 19 DDR Bank Address 3 4 6 5 DDR RAS CAS 4 5 DDR Write Enable 6 3 ...
Page 35: ...3 20 12C_SDA 7 12C_SCL 8 IC1101 7 8 ...
Page 37: ...3 22 3 AUDIO BLOCK 1kHz SINEWAVE INPUT AOUT_D0 3 AOUT_MCLK 4 AOUT_FSYNC 1 AOUT_SCLK 2 1 2 3 4 ...
Page 38: ...3 23 SPDIF_OUT 5 5 IC1101 A OUT_l A OUT_R 6 7 7 6 ...
Page 39: ...3 24 4 SERIAL INTERFACE BLOCK Between MAIN I O E5_SPI_MISO 3 E5_SPI_CLK 1 E5_SPI_MOSI 2 1 2 3 ...
Page 40: ...3 25 5 TUNER BLOCK 1 SIF IC901 1 ...
Page 43: ...3 28 2 WIRING DIAGRAM 2 1 2 3 4 5 6 7 8 ...
Page 44: ...3 29 1 2 3 4 5 6 7 8 Option ...
Page 57: ...3 42 MEMO ...
Page 59: ...3 45 3 46 2 MPEG CIRCUIT DIAGRAM ...
Page 60: ...3 47 3 48 3 FLASH DDR CIRCUIT DIAGRAM ...
Page 61: ...3 49 3 50 4 IEEE1394 CIRCUIT DIAGRAM ...
Page 62: ...3 51 3 52 5 ATAPI HDMI USB CIRCUIT DIAGRAM ...
Page 63: ...3 53 3 54 6 I O µ COM CIRCUIT DIAGRAM ...
Page 64: ...3 55 3 56 7 SCART RCA CIRCUIT DIAGRAM ...
Page 65: ...3 57 3 58 8 TUNER DECODER CIRCUIT DIAGRAM ...
Page 66: ...3 59 3 60 9 LDO CIRCUIT DIAGRAM ...
Page 67: ...3 61 3 62 10 COMMON INTERFACE BOARD CIRCUIT DIAGRAM OPTIONAL ...
Page 68: ...3 63 3 64 11 HDMI DAUGHTER BOARD CIRCUIT DIAGRAM ...
Page 69: ...3 65 3 66 12 TIMER CIRCUIT DIAGRAM ...
Page 70: ...3 67 3 68 13 KEY CIRCUIT DIAGRAM ...
Page 75: ...3 77 3 78 PRINTED CIRCUIT BOARD DIAGRAMS 1 MAIN P C BOARD TOP VIEW BOTTOM VIEW ...
Page 76: ...3 79 3 80 2 I O P C BOARD TOP VIEW ...
Page 77: ...3 81 3 82 I O P C BOARD BOTTOM VIEW ...
Page 78: ...3 83 3 84 3 SMPS P C BOARD TOP VIEW BOTTOM VIEW ...
Page 79: ...3 85 3 86 4 TIMER KEY P C BOARD TOP VIEW BOTTOM VIEW ...
Page 81: ...3 89 3 90 MEMO MEMO ...
Page 98: ...4 17 2 DISC SPECIFICATION 3 DISC MATERIALS 1 DVD ROM ...
Page 103: ...4 22 3 Layout of DVD RW disc ...
Page 104: ...4 23 4 Layout of DVD R RW disc ...
Page 133: ...4 52 MEMO ...
Page 134: ...4 53 4 54 CIRCUIT DIAGRAM ...
Page 136: ...4 57 4 58 PRINTED CIRCUIT BOARD DIAGRAMS 1 MAIN P C BOARD TOP VIEW ...