LG 55EC9300, Repair Manual

Page: 21 / 98

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
+1.5V_DDR +1.5V_DDR
M1_DDR_DQS1
M1_DDR_DQS_N3
M1_D_CLK
MT41K256M16HA-125:E
IC502-*1
DDR_512MB_MICRON
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQ0
E3
DQ1
F7
DQ2
F2
DQ3
F8
DQ4
H3
DQ5
H8
DQ6
G2
DQ7
H7
DQ8
D7
DQ9
C3
DQ10
C8
DQ11
C2
DQ12
A7
DQ13
A2
DQ14
B8
DQ15
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_A2
M1_DDR_DM2
M1_DDR_DM1
M1_1_DDR_VREFCA
R515
1K
1%
M1_DDR_DQ1
M1_DDR_DQ27
M1_DDR_A14
M1_DDR_A13
M1_DDR_DQS3
C503
0.1uF
M1_DDR_A12
M1_DDR_BA2
M1_DDR_DQS0
M1_DDR_DQ19
M1_DDR_ODT
M1_DDR_A0
M1_DDR_RASN
M1_DDR_CKE
M1_DDR_DQS1 M1_DDR_DM1
M1_DDR_DM0
M1_DDR_A13
+1.5V_DDR
M1_DDR_A8
M1_DDR_A6
M1_DDR_DQ15
M1_DDR_DQ0
M1_DDR_VREFCA
R508
1K
1%
R517
10K
C541 1uF
M1_DDR_A0
R507
1K
1%
R506
1K
1%
M1_DDR_A7
+1.5V_DDR
M1_DDR_A5
C507
0.1uF
M1_DDR_DQ10
M1_DDR_DQS_N1
M1_DDR_A10
C502
0.1uF
M1_DDR_DQ9
M1_DDR_DQ6
M1_DDR_BA1
M1_DDR_DQ21
R505
1K
1%
M1_U_CLKN
M1_DDR_DQ3
M1_DDR_DQ21
M1_DDR_DQS_N3
M1_DDR_A8
M1_DDR_A10
R509
1K
1%
M1_DDR_A2
M1_DDR_DQ11
C501
0.1uF
C508
0.1uF
M1_DDR_A3
M1_DDR_A3
M1_DDR_A11
M1_DDR_DQ29
M1_DDR_BA1
M1_D_CLK
M1_DDR_BA0
M1_DDR_DM3
M1_DDR_DQ14
M1_DDR_DQ24
H5TQ4G63AFR-PBC
IC502
DDR_512MB_HYNIX_1600_29n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
A15
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
R
5
1
0
1
0
0
M1_DDR_A11
M1_DDR_DQ5
M1_DDR_A10
M1_DDR_DQ23
M1_DDR_DQ16
M1_DDR_DQS_N2
M1_DDR_A5
+1.5V_DDR
M1_DDR_A7
M1_DDR_RASN
M1_DDR_DQ31
M1_DDR_A11
+1.5V_DDR
M1_DDR_DQ22
M1_DDR_DQ18
M1_DDR_DQS_N0
M1_DDR_WEN
M1_DDR_RESET_N
M1_D_CLKN
M1_DDR_DQ22
M1_DDR_BA0
M1_DDR_A5
R519 240
VREF_M1_1
M1_DDR_DQ16
M1_DDR_BA2
R502
10K
OPT
M1_DDR_DQ14
M1_U_CLK
M1_DDR_RESET_N
M1_DDR_DM3
M1_DDR_A4
M1_DDR_DQ0
M1_DDR_A6
M1_DDR_A12
C524
1uF
M1_DDR_A14
M1_DDR_DQ29
M1_DDR_A15
M1_DDR_DQ26
M1_D_CLK
M1_DDR_A13
M1_DDR_DQ6
M1_DDR_DQ4
M1_DDR_DQ17
M1_DDR_A6
M1_DDR_CASN
M1_DDR_A3
M1_DDR_CKE
M1_DDR_DQ12
M1_DDR_WEN
M1_DDR_A1
+1.5V_DDR
M1_DDR_DQ25
M1_DDR_BA0
M1_DDR_DQ23
M1_DDR_DQ3
M1_D_CLKN
M1_DDR_RASN M1_DDR_DQS0
M1_DDR_CASN
R504
1K
1%
R512
1K
1%
M1_DDR_A8
M1_DDR_A0
M1_DDR_DQ13
M1_DDR_DQ11
M1_DDR_DQ20
M1_DDR_DQ15
VREF_M1_0
M1_DDR_CKE
H5TQ4G63AFR-PBC
IC501
DDR_512MB_HYNIX_1600_29n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
A15
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_U_CLKN
M1_DDR_DQS3
R511
1K
1%
M1_DDR_DQ12
M1_DDR_DQS2
VREF_M1_0
M1_DDR_DQ19
M1_DDR_DQS2
M1_DDR_BA1
M1_DDR_A4
C506
0.1uF
M1_DDR_DQ7
M1_DDR_DQ2
M1_1_DDR_VREFCA
M1_DDR_DQ28
M1_DDR_DQ1
M1_DDR_A1
M1_DDR_DM2
M1_DDR_A9
M1_DDR_DQ27
M1_DDR_DQ7
M1_DDR_A7
M1_DDR_BA2
M1_DDR_DQ2
M1_DDR_A1
M1_DDR_VREFCA
M1_DDR_VREFDQ
M1_DDR_DQS_N1
VREF_M1_1
MT41K256M16HA-125:E
IC501-*1
DDR_512MB_MICRON
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQ0
E3
DQ1
F7
DQ2
F2
DQ3
F8
DQ4
H3
DQ5
H8
DQ6
G2
DQ7
H7
DQ8
D7
DQ9
C3
DQ10
C8
DQ11
C2
DQ12
A7
DQ13
A2
DQ14
B8
DQ15
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_A9
M1_1_DDR_VREFDQ
M1_DDR_DQ20
M1_DDR_A15
M1_DDR_ODT
M1_DDR_DQ13
M1_DDR_DQ5
R
5
0
3
1
0
0
C525 1uF
M1_DDR_CASN
M1_DDR_DQ4
+1.5V_DDR
M1_DDR_DQ26
M1_DDR_DQ18
+1.5V_DDR
C540
1uF
M1_DDR_DM0
+1.5V_DDR
M1_DDR_DQS_N0
M1_DDR_A9
M1_DDR_DQ28
M1_1_DDR_VREFDQ
M1_DDR_DQ30
M1_U_CLK
M1_DDR_A2
M1_DDR_WEN
M1_DDR_VREFDQ
R501 240
1%
M1_DDR_CKE
M1_DDR_ODT
M1_DDR_DQ24
M1_DDR_DQ8
+1.5V_DDR
M1_DDR_A4
M1_U_CLKN
R516
1K
1%
M1_DDR_DQ25
M1_DDR_DQ8
M1_DDR_DQS_N2
R513
1K
1%
M1_DDR_A14
M1_DDR_RESET_N
R518 240
M1_DDR_RESET_N
M1_DDR_DQ10
M1_DDR_DQ30
M1_U_CLK
M1_D_CLKN
M1_DDR_DQ17
M1_DDR_DQ9
R514
1K
1%
M1_DDR_DQ31
M1_DDR_A12
M1_DDR_A15
H5TQ2G63FFR-PBC
IC501-*2
DDR_256MB_HYNIX_1600_29n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ2G63FFR-PBC
IC502-*2
DDR_256MB_HYNIX_1600_29n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
MT41K128M16JT-125:K
IC501-*3
DDR_256MB_MICRON
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQ0
E3
DQ1
F7
DQ2
F2
DQ3
F8
DQ4
H3
DQ5
H8
DQ6
G2
DQ7
H7
DQ8
D7
DQ9
C3
DQ10
C8
DQ11
C2
DQ12
A7
DQ13
A2
DQ14
B8
DQ15
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
MT41K128M16JT-125:K
IC502-*3
DDR_256MB_MICRON
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQ0
E3
DQ1
F7
DQ2
F2
DQ3
F8
DQ4
H3
DQ5
H8
DQ6
G2
DQ7
H7
DQ8
D7
DQ9
C3
DQ10
C8
DQ11
C2
DQ12
A7
DQ13
A2
DQ14
B8
DQ15
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
IC101
LG1311
M1_DDR_VREF1
A2
M1_DDR_VREF2
Y1
M1_DDR_A0
M5
M1_DDR_A1
N5
M1_DDR_A2
K5
M1_DDR_A3
H5
M1_DDR_A4
T4
M1_DDR_A5
H4
M1_DDR_A6
R4
M1_DDR_A7
J5
M1_DDR_A8
T5
M1_DDR_A9
L5
M1_DDR_A10
U4
M1_DDR_A11
P4
M1_DDR_A12
P5
M1_DDR_A13
K4
M1_DDR_A14
R5
M1_DDR_A15
N4
M1_DDR_BA0
G4
M1_DDR_BA1
U5
M1_DDR_BA2
L4
M1_DDR_U_CLKP
R3
M1_DDR_U_CLKN
R2
M1_DDR_D_CLKP
F3
M1_DDR_D_CLKN
F2
M1_DDR_CKE
M4
M1_DDR_ODT
F5
M1_DDR_RASN
E4
M1_DDR_CASN
F4
M1_DDR_WEN
G5
M1_DDR_RESET_N
J4
M1_DDR_DQS_P0
E2
M1_DDR_DQS_N0
E3
M1_DDR_DQS_P1
G2
M1_DDR_DQS_N1
G1
M1_DDR_DQS_P2
P2
M1_DDR_DQS_N2
P3
M1_DDR_DQS_P3
T2
M1_DDR_DQS_N3
T1
M1_DDR_DM0
H1
M1_DDR_DM1
E1
M1_DDR_DM2
U1
M1_DDR_DM3
P1
M1_DDR_DQ0
C2
M1_DDR_DQ1
K2
M1_DDR_DQ2
B3
M1_DDR_DQ3
J3
M1_DDR_DQ4
B1
M1_DDR_DQ5
K1
M1_DDR_DQ6
B2
M1_DDR_DQ7
K3
M1_DDR_DQ8
J2
M1_DDR_DQ9
D2
M1_DDR_DQ10
H3
M1_DDR_DQ11
C3
M1_DDR_DQ12
G3
M1_DDR_DQ13
D1
M1_DDR_DQ14
H2
M1_DDR_DQ15
D3
M1_DDR_DQ16
M2
M1_DDR_DQ17
V3
M1_DDR_DQ18
L3
M1_DDR_DQ19
W2
M1_DDR_DQ20
L1
M1_DDR_DQ21
W1
M1_DDR_DQ22
L2
M1_DDR_DQ23
W3
M1_DDR_DQ24
V2
M1_DDR_DQ25
N2
M1_DDR_DQ26
U3
M1_DDR_DQ27
M3
M1_DDR_DQ28
T3
M1_DDR_DQ29
N1
M1_DDR_DQ30
U2
M1_DDR_DQ31
N3
M1_DDR_ZQCAL
E5
31
M14 DDR3-M1
2013.04.04
MID_LG1311
5
PAGE 5
4Gbit : T7(A14)
DDR3 1.5V bypass Cap : Place these caps near Memory
DDR3
4Gbit DDR3
4Gbit
DDR3 1.5V bypass Cap : Place these caps near Memory
1_2Gbit : T7(NC_6)
Copyright ⓒ 2014 LG Electronics. Inc. All right reserved.
Only for training and service purposes LGE Internal Use Only