1-37
MX-K50
D0
D1
CLK
CS
Vcc
S
GND
D24
D23
D22
D21
D20
D19
D18
D17
GND
M66010 (UIC2) : I/O control
1.Pin layout
2.Block diagram
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
DO
DI
CLK
CS
S
D24
D23
D22
D21
D20
D19
D18
D17
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
D16
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
D16
1
2
3
4
5
6
7
8
9
10
16
32
31
30
CLOCK INPUT CLK
SET INPUT S
CHIP SELECT CS
INPUT
SERIAL DATA DI
INPUT
GND GND
Vcc
DO SERIAL DATA
OUTPUT
PARALLEL
DATA I/O
D1
D2
D3
D22
D23
D24
Control circuit
Shift register 1
DO
D24 D23 D22 D3 D2 D1
Q24 Q23 Q22 Q3 Q2 Q1
D24 D23 D22 D3 D2 D1
Q24 Q23 Q22 Q3 Q2 Q1
DI
Parallel output latch
Shift register 2
STK402-120 (AIC2) : Power amp.
1.Pin layout
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
ch.1
ch.2
+
_
+
_
Ch.1
IN
Ch.1
NF
NC
Pre
+Vcc
BIAS
Ch.1
+VE
Ch.1
-VE
+Vcc -Vcc Ch.2
+VE
Ch.2
-VE
Pre
-Vco
SUB
GND
Ch.2
NF
Ch.2
IN