5
5
4
4
3
3
2
2
1
1
D
D
C
C
B
B
A
A
Cypress USB Address Bus
Cypress USB Data Bus
DVI 24bits DataBus
DVI DE, Clock and Sync.
ISL98001LC
1.0
ISL98001 Evaluation Board
B
5
7
Tuesday, March 29, 2005
Title
Size
Document Number
Rev
Date:
Sheet
of
HSYNCOUT_S
VSOUT_S
VSYNCOUT_S
CY_CLKOUT
RP_D[7..0]
BS_
D
3
RP
_D5
BS_
D
6
RP
_D2
RP
_D0
RP
_D3
DATACLK_S
RP
_D6
XTALCLKOUT
RP
_D1
RP
_D7
BS_D[7..0]
BS_
D
2
BS_
D
7
BS_
D
4
DATACLKB_S
RP
_D4
BS_
D
5
BS_
D
1
BS_
D
0
HSOUT_S
DA
T
A
7
DA
T
A
6
DA
T
A
4
DA
T
A
3
DA
T
A
2
DA
T
A
1
DA
T
A
5
DA
T
A
0
DATA[0..7]
TDO
TMS
TCK
TDI
TD
I
TMS
TC
K
TD
O
DVOB_CLK0
ADDR8
ADDR6
DVOB_BLANK
ADDR11
ADDR0
ADDR9
ADDR7
DVOB_D[0..23]
ADDR12
ADDR10
ADDR1
ADDR13
ADDR2
ADDR14
ADDR3
ADDR15
ADDR4
DVOB_CLK1
DVOB_VSYNC
ADDR[0..15]
DVOB_HSYNC
ADDR5
M1
M2
M0
M0
M1
M2
CY
_DONE
CY
_CLK
CY
_P
ROG
CY
_I
NI
T
B
CY_PROG
CY_CLK
CY_DIN0
CY_INITB
CY_DONE
TCK
TDO
TDI
TMS
DV
OB
_B
LA
NK
CY
_DI
N
1
CY
_DI
N
0
CY_DIN1
CY
_B
US
Y
CY_BUSY
SP1
SP2
SP3
SP4
SP5
SP6
SP7
SP8
SP9
SP1
0
SP1
1
SP1
2
SP1
3
SP15
SP14
RD#
WR#
SP18
SP19
SP20
SP2
1
SP2
2
SP2
3
SP2
4
SP2
5
SP2
6
SP2
7
SP2
8
GS_D[7..0]
RS_D[7..0]
GS_D1
RS_D5
GS_D7
GS_D2
RS_D3
GS_D0
GP_D6
GS_D4
GS_D3
RS_D1
RS_D7
RS_D2
GP_D0
GP_D2
RS_D6
GP_D5
GP_D3
GP_D[7..0]
GS_D6
RS_D0
GP_D4
RS_D4
GS_D5
GP_D7
GP_D1
BP_D4
BP_D6
BP_D2
BP_D7
BP_D[7..0]
BP_D1
BP_D0
BP_D3
BP_D5
RST_DVI
SP1
SP21
SP24
SP28
SP2
SP26
SP25
SP23
SP17
SP13
SP12
SP5
SP27
SP11
SP8
SP19
SP6
SP15
SP7
SP10
3.3V
SP14
SP4
SP3
3.3V
SP9
SP16
SP18
SP20
SP22
D
V
O
B
_
H
SYN
C
DV
OB
_V
S
Y
NC
RS
T
_
DV
I
DV
OB
_D0
DV
OB
_D1
DVOB_D23
DVOB_D13
DVOB_D12
DVOB_D21
DVOB_D18
DVOB_D11
DV
OB
_D7
DV
OB
_D2
DVOB_D17
DVOB_D9
DV
OB
_D6
DVOB_D15
DVOB_D22
DVOB_D10
DVOB_D8
DVOB_D14
DVOB_D16
DVOB_D20
DVOB_D19
DV
OB
_D3
DV
OB
_CLK
1
DV
OB
_CLK
0
DV
OB
_D5
DV
OB
_D4
HSOUT_S
(1,3)
VSYNCOUT_S
(1,3)
RP_D[7..0]
(1,3)
DATACLK_S
(1,3)
XTALCLKOUT
(1)
CY_CLKOUT
(7)
DATACLKB_S
(1,3)
BS_D[7..0]
1,3)
ADDR[0..15]
(7)
DATA[0..7] (7)
WR# (7)
RD# (7)
DVOB_D[0..23]
(6)
DVOB_CLK0 (6)
DVOB_CLK1 (6)
DVOB_BLANK (6)
DVOB_HSYNC
(6)
DVOB_VSYNC (6)
TDI (4)
TMS (4)
TCK (4)
TDO (4)
CY_PROG (4,7)
CY_CLK (4,7)
CY_DIN0
(4,7)
CY_DIN1
(7)
CY_INITB (4,7)
CY_DONE (4,7)
CY_BUSY
(7)
GP_D[7..0]
(1,3)
BP_D[7..0]
(1,3)
GS_D[7..0]
(1,3)
RS_D[7..0]
(1,3)
RST_DVI_MASTER (6)
SP14 (7)
SP15
(7)
SP17
(7)
SP19
(7)
SP27
(7)
SP13
(7)
SP25
(7)
SP23
(7)
SP21
(7)
SP12 (7)
SP28 (7)
SP26 (7)
SP24 (7)
SP22 (7)
SP20 (7)
SP18 (7)
SP16 (7)
HSYNCOUT_S
(1,3)
VSOUT_S
(1,3)
3.3V
2.5V
3.3V
3.3V
1.2V
3.3V
3.3V
R58
0
R194
100
R196
100
U20A
XC3S400_PQ208
4
5
7
9
10
11
12
13
15
16
18
19
20
21
22
24
29
31
33
34
35
36
37
39
40
42
43
44
46
45
48
50
57
58
61
62
63
64
65
67
68
71
72
74
76
77
78
79
81
83
85
86
87
90
92
80
93
94
95
96
97
101
100
117
116
115
114
113
111
109
108
128
126
125
124
123
122
120
119
139
138
137
135
133
132
131
130
149
148
147
146
144
143
141
140
172
171
175
169
168
167
166
165
191
190
198
189
187
185
182
178
204
203
200
197
176
196
199
194
207
206
205
201
188
164
177
6
23
32
49
136
153
110
127
84
98
60
73
208
159
160
158
180
181
183
184
2
3
51
52
54
55
56
102
103
104
26
27
28
106
107
155
156
150
154
152
161
162
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
_
C
S_
B
I/
O
_RDWR_B
DCI
_51
DCI
_52
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
_
B
U
S
Y
I/O
_
IN
IT_
B
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DCI
_42
DCI
_41
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
P
R
OG_B
H
S
W
A
P_
EN
I/O
Vcco_02
Vcco_01
Vcco_11
Vcco_12
Vcco_71
Vcco_72
Vcco_61
Vcco_62
Vcco_21
Vcco_22
Vcco_31
Vcco_32
Vcco_41
Vcco_42
Vcco_51
Vcco_52
TD
I
TC
K
TMS
TD
O
CLK
0
/I
CLK
1
/I
CLK
2
/I
CLK
3
/I
DCI_71
DCI_72
DCI_61
DCI_62
M1
M0
M2
I/O
DONE
CCLK
I/O
I/O
I/O
DCI_31
DCI_32
DCI_21
DCI_22
I/O
I/O
I/O
DCI
_11
DCI
_12
R197
100
JP42
1
2
3
4
5
6
JP5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
R193
10K
R192
10K
R191
10K
JP39
XILINX-JTAG FPGA
1
2
3
4
5
6
7
8
9
U20B
XC3S400_PQ208
8
1
14
25
30
41
47
53
59
66
75
82
91
99
105
112
118
129
134
145
151
157
163
170
179
186
195
202
17
38
69
89
121
142
173
193
70
88
174
192
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
VCCAUX
VCCAUX
VCCAUX
VCCAUX
VCCAUX
VCCAUX
VCCAUX
VCCAUX
VCCINT
VCCINT
VCCINT
VCCINT
R195
100