![background image](http://html.mh-extra.com/html/hitachi/ultravision-ut47v702/ultravision-ut47v702_service-manual_141963067.webp)
D8MW
Schematic Diagram page /28
66
3
4
5
6
7
A
B
C
D
E
F
• Since this is a basic circuit diagram, the value of the parts is subject to be altered for improvement.
MAIN BOARD SHEET: 007
Scaler IC, Frame store, DDR interface
65
66
33
61
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
62
63
64
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
65
66
33
61
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
62
63
64
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
C4
C23
D24
C24
C5
D5
C22
D21
C18
C17
C16
C15
C13
C10
C8
C7
C6
C12
D16
C14
C11
C21
C20
A6
A11
B17
B22
B4
A4
B5
A5
B7
A7
B8
A8
B9
A9
B10
A10
B12
A12
B13
A13
B15
A15
B16
A16
B18
A18
B19
A19
B20
A20
B21
A21
B23
A23
B24
A24
B6
B11
A17
A22
B14
A14
D19
D9
C19
C9
D23
D22
D20
D18
D17
D15
D14
D13
D12
D11
D10
D8
D7
D6
D4
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
AG
AP
AG
AG
AP
AP
P
P
P
P
P
P
P
P
P
P
P
P
P
P
P
FLI8538 (6/7) Frame Store DDR Interface
FSDATU0
FSDATU1
FSDATU2
FSDATU3
FSDATU4
FSDATU5
FSDATU6
FSDATU7
FSDATU8
FSDATU9
FSDATU10
FSDATU11
FSDATU12
FSDATU13
FSDATU14
FSDATU15
FSDATU16
FSDATU17
FSDATU18
FSDATU19
FSDATU20
FSDATU21
FSDATU22
FSDATU23
FSDATU24
FSDATU25
FSDATU26
FSDATU27
FSDATU28
FSDATU29
FSDATU30
FSDATU31
FSDATU0
FSDATU1
FSDATU2
FSDATU3
FSDATU4
FSDATU5
FSDATU6
FSDATU7
FSDATU8
FSDATU9
FSDATU10
FSDATU11
FSDATU12
FSDATU13
FSDATU14
FSDATU15
FSDATU16
FSDATU17
FSDATU18
FSDATU19
FSDATU20
FSDATU21
FSDATU22
FSDATU23
FSDATU24
FSDATU25
FSDATU26
FSDATU27
FSDATU28
FSDATU31
FSDATU30
FSDATU29
FSDQSU3
FSDQMU3
FSDQSU2
FSDQMU2
FSDQMU1
FSDQSU1
FSDQMU0
FSDQSU0
FSDQSU0
FSDQSU1
FSDQSU2
FSDQSU3
FSDQMU0
FSDQMU1
FSDQMU2
FSDQMU3
FSBKSU0
FSBKSU1
FSADRU0
FSADRU11
FSADRU3
FSADRU10
FSADRU2
FSADRU1
FSADRU8
FSADRU7
FSADRU6
FSADRU5
FSADRU12
FSADRU9
FSADRU4
FSADRU0
FSADRU1
FSADRU2
FSADRU3
FSADRU4
FSADRU5
FSADRU6
FSADRU7
FSADRU8
FSADRU9
FSADRU10
FSADRU11
FSADRU12
FSBKSU0
FSBKSU1
FSCKEU
FSWENU
FSCASNU
FSRASNU
FSCSNU
FSCKEU
FSRASNU
FSCASNU
FSWENU
FSCSNU
FSMEM1_D15
FSMEM1_D8
FSMEM1_D9
FSMEM1_D10
FSMEM1_D11
FSMEM1_D12
FSMEM1_D13
FSMEM1_D14
FSMEM1_UDM
FSMEM1_UDQS
FSMEM1_D15
FSMEM1_D8
FSMEM1_D9
FSMEM1_D10
FSMEM1_D11
FSMEM1_D12
FSMEM1_D13
FSMEM1_D14
FSMEM1_UDM
FSMEM1_UDQS
FSMEM1_D3
FSMEM1_D2
FSMEM1_D1
FSMEM1_D0
FSMEM1_D4
FSMEM1_D5
FSMEM1_D6
FSMEM1_D7
FSMEM1_LDM
FSMEM1_LDQS
FSMEM1_D0
FSMEM1_D1
FSMEM1_D2
FSMEM1_D3
FSMEM1_D4
FSMEM1_D5
FSMEM1_D6
FSMEM1_D7
FSMEM1_LDM
FSMEM1_LDQS
FSMEM2_LDM
FSMEM2_LDQS
FSMEM2_D7
FSMEM2_D6
FSMEM2_D5
FSMEM2_D4
FSMEM2_D3
FSMEM2_D2
FSMEM2_D1
FSMEM2_D0
FSMEM2_LDQS
FSMEM2_LDM
FSMEM2_D0
FSMEM2_D1
FSMEM2_D2
FSMEM2_D3
FSMEM2_D4
FSMEM2_D5
FSMEM2_D6
FSMEM2_D7
FSMEM2_UDQS
FSMEM2_UDM
FSMEM2_D8
FSMEM2_D9
FSMEM2_D10
FSMEM2_D11
FSMEM2_D15
FSMEM2_D14
FSMEM2_D13
FSMEM2_D12
FSMEM2_D8
FSMEM2_D9
FSMEM2_D10
FSMEM2_D11
FSMEM2_D12
FSMEM2_D13
FSMEM2_D14
FSMEM2_D15
FSMEM2_UDM
FSMEM2_UDQS
FSADR4
FSADR9
FSADR12
FSADR5
FSADR6
FSADR7
FSADR8
FSBKS0
FSBKS1
FSADR0
FSADR1
FSADR2
FSADR10
FSADR3
FSADR11
FSCKE
FSCSN
FSWEN
FSCASN
FSRASN
FSCKE
FSCKE
FSADR12
FSADR11
FSADR9
FSADR8
FSADR7
FSADR6
FSADR5
FSADR4
FSADR12
FSADR11
FSADR9
FSADR8
FSADR7
FSADR6
FSADR5
FSADR4
FSCSN
FSRASN
FSCASN
FSWEN
FSWEN
FSCASN
FSRASN
FSCSN
FSBKS0
FSBKS1
FSADR10
FSADR0
FSADR1
FSADR2
FSADR3
FSBKS0
FSBKS1
FSADR10
FSADR0
FSADR1
FSADR2
FSADR3
FSCKP
FSCKN
CC43
1005
0.1/16
1
2
CC40
1005
0.1/16
1
2
CC41
1005
0.1/16
1
2
CC06
1005
0.1/16
1
2
CC08
1005
0.1/16
1
2
CC12
1005
0.1/16
1
2
CC10
1005
0.1/16
1
2
CC16
1005
0.1/16
1
2
CC14
1005
0.1/16
1
2
CC20
1005
0.1/16
1
2
CC18
1005
0.1/16
1
2
CC38
1005
0.1/16
1
2
CC22
1005
0.1/16
1
2
CC33
1005
0.1/16
1
2
CC24
1005
0.1/16
1
2
CC27
1005
0.1/16
1
2
CC26
1005
0.1/16
1
2
CC44
1005
470p
1
2
CC29
1005
0.1/16
1
2
CC31
1005
0.1/16
1
2
CC45
1005
470p
1
2
CC32
1005
0.1/16
1
2
CC42
1005
470p
1
2
CC35
1005
0.1/16
1
2
CC36
1005
470p
1
2
CC37
1005
0.1/16
1
2
CC25
2125
22/6.3
1
2
CC23
2125
22/6.3
1
2
CC04
2125
22/6.3
1
2
CC03
2125
22/6.3
1
2
CC01
2125
22/6.3
1
2
CC28
1005
470p
1
2
CC30
1005
470p
1
2
CC39
1005
470p
1
2
CC05
1.0/16
1
2
CC02
1.0/16
1
2
CC34
1005
470p
1
2
CC07
1005
470p
1
2
CC09
1005
470p
1
2
CC49
1005
470p
1
2
CC48
1005
470p
1
2
CC21
1005
470p
1
2
CC47
1005
470p
1
2
CC46
1005
470p
1
2
CC19
1005
470p
1
2
CC17
1005
470p
1
2
CC15
1005
470p
1
2
CC13
1005
470p
1
2
CC11
1005
470p
1
2
IC01
K4H561638H-UCCC
1
VDD-1
2
DQ0
3
VDDQ-3
4
DQ1
5
DQ2
6
VSSQ-6
7
DQ3
8
DQ4
9
VDDQ-9
10
DQ5
11
DQ6
12
VSSQ-12
13
DQ7
14
NC-14
15
VDDQ-15
16
LDQS
17
NC-17
18
VDD-18
19
NC-19
20
LDM
21
WE
22
CAS
23
RAS
24
CS
25
NC-25
26
BA0
27
BA1
28
AP/A10
29
A0
30
A1
31
A2
32
A3
33 VDD-33
34
VSS-34
35
A4
36
A5
37
A6
38
A7
39
A8
40
A9
41
A11
42
A12
43
NC-43
44
CKE
45
CK
46
CK
47
UDM
48
VSS-48
49
VREF
50
NC-50
51
UDQS
52
VSSQ-52
53
NC-53
54
DQ8
55
VDDQ-55
56
DQ9
57
DQ10
58
VSSQ-58
59
DQ11
60
DQ12
61
VDDQ-61
62
DQ13
63
DQ14
64
VSSQ-64
65
DQ15
66
VSS-66
IC02
K4H561638H-UCCC
1
VDD-1
2
DQ0
3
VDDQ-3
4
DQ1
5
DQ2
6
VSSQ-6
7
DQ3
8
DQ4
9
VDDQ-9
10
DQ5
11
DQ6
12
VSSQ-12
13
DQ7
14
NC-14
15
VDDQ-15
16
LDQS
17
NC-17
18
VDD-18
19
NC-19
20
LDM
21
WE
22
CAS
23
RAS
24
CS
25
NC-25
26
BA0
27
BA1
28
AP/A10
29
A0
30
A1
31
A2
32
A3
33 VDD-33
34
VSS-34
35
A4
36
A5
37
A6
38
A7
39
A8
40
A9
41
A11
42
A12
43
NC-43
44
CKE
45
CK
46
CK
47
UDM
48
VSS-48
49
VREF
50
NC-50
51
UDQS
52
VSSQ-52
53
NC-53
54
DQ8
55
VDDQ-55
56
DQ9
57
DQ10
58
VSSQ-58
59
DQ11
60
DQ12
61
VDDQ-61
62
DQ13
63
DQ14
64
VSSQ-64
65
DQ15
66
VSS-66
IA01
FLI8538-LF-BE
D4
DDR_2.5-D4
D6
DDR_2.5-D6
D7
DDR_2.5-D7
D8
DDR_2.5-D8
D10
DDR_2.5-D10
D11
DDR_2.5-D11
D12
DDR_2.5-D12
D13
DDR_2.5-D13
D14
DDR_2.5-D14
D15
DDR_2.5-D15
D17
DDR_2.5-D17
D18
DDR_2.5-D18
D20
DDR_2.5-D20
D22
DDR_2.5-D22
D23
DDR_2.5-D23
C9
FSVREF-C9
C19
FSVREF-C19
D9
FSVREFVSS-D9
D19
FSVREFVSS-D19
A14
VDDA18_DLL
B14
VSSA18_DLL
A22
FSDQS3
A17
FSDQS2
B11
FSDQS1
B6
FSDQS0
A24
FSDATA31
B24
FSDATA30
A23
FSDATA29
B23
FSDATA28
A21
FSDATA27
B21
FSDATA26
A20
FSDATA25
B20
FSDATA24
A19
FSDATA23
B19
FSDATA22
A18
FSDATA21
B18
FSDATA20
A16
FSDATA19
B16
FSDATA18
A15
FSDATA17
B15
FSDATA16
A13
FSDATA15
B13
FSDATA14
A12
FSDATA13
B12
FSDATA12
A10
FSDATA11
B10
FSDATA10
A9
FSDATA9
B9
FSDATA8
A8
FSDATA7
B8
FSDATA6
A7
FSDATA5
B7
FSDATA4
A5
FSDATA3
B5
FSDATA2
A4
FSDATA1
B4
FSDATA0
B22
FSDQM3
B17
FSDQM2
A11
FSDQM1
A6
FSDQM0
C20
FSBKSEL1
C21
FSBKSEL0
C11
FSADDR12
C14
FSADDR11
D16
FSADDR10
C12
FSADDR9
C6
FSADDR8
C7
FSADDR7
C8
FSADDR6
C10
FSADDR5
C13
FSADDR4
C15
FSADDR3
C16
FSADDR2
C17
FSADDR1
C18
FSADDR0
D21
FSCS0
C22
FSCS1
D5
FSCLKp
C5
FSCLKn
C24
FSRAS
D24
FSCAS
C23
FSWE
C4
FSCKE
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
GND1
2518
LC02
47
1
2
2518
LC01
47
1
2
TPC01
1
RC05
0
1
2
RC09
0
1
2
RC25
0
1
2
RC07
10k-1%
1
2
RC08
10k-1%
1
2
RC26
0
1
2
RC06
0
1
2
RC23
270-1%
1
2
RC10
0
1
2
RC04
0
1
2
R
C
2
4
2
7
0
-
1
%
1
2
RC13
凸
2010
33
1
2
3
4
5
6
7
8
RC16
凸
2010
33
1
2
3
4
5
6
7
8
RC19
凸
2010
33
1
2
3
4
5
6
7
8
RC03
凸
2010
33
1
2
3
4
5
6
7
8
RC20
凸
2010
33
1
2
3
4
5
6
7
8
RC18
凸
2010
33
1
2
3
4
5
6
7
8
RC12
凸
2010
33
1
2
3
4
5
6
7
8
RC11
凸
2010
33
1
2
3
4
5
6
7
8
RC21
凸
2010
33
1
2
3
4
5
6
7
8
RC15
凸
2010
33
1
2
3
4
5
6
7
8
RC14
凸
2010
33
1
2
3
4
5
6
7
8
RC22
凸
2010
33
7
8
5
6
3
4
1
2
RC17
凸
2010
33
1
2
3
4
5
6
7
8
33
RC01
1
6
7
2
3
4
5
8
9
12
13
14
15
10
11
16
33
RC02
1
2
4
5
6
3
7
8
9
10
14
11
12
13
15
16
GEN+1.8V
004:5C
005:1B
009:7C
DDR_VCC1
004:6E
DDR_VCC2
004:5D
DDR_VCC2
GEN+1.8V
DDR_VCC1
CC52
1.0/16
1
2
CC53
1.0/16
1
2
GND1
GND1
CC55
1.0/16
1
2
CC54
1.0/16
1
2
GND1
GND1
CC57
1.0/16
1
2
CC56
1.0/16
1
2
GND1
GND1
CC51
1.0/16
1
2
CC50
1.0/16
1
2
GND1
GND1
FSCKP/FSCKN
は、
1. FLI8535
を起点とする一筆書きで配線し、かつ各メモリ近くに終端抵抗を配置のこと
2.
常に隣接させて配線し、両端をグランドパターンでガードする事
3.
全体の配線長が極力短くなるように配線する事
4.
分岐点から各メモリまでの配線長が同程度になるように配線する事
1.
全ての信号パターンが同程度の配線長となるように配線し、
なおかつ配線長が
60mm
以内となるようにする事
2. FLI8538
から集合抵抗までと、集合抵抗から各メモリまでの
配線長が同程度になるように配線する事
1.
全ての信号パターンが同程度の配線長となるように配線し、
なおかつ配線長が
60mm
以内となるようにする事
2. FLI8538
から集合抵抗までの配線長が極力短くなるように
配線する事
Folder Path
Initial Release
D8MW Main PWB
Scaler IC
Frame Store
DDR Interface
---------
VREF
<データ系信号>
DQ24
〜
31
、
DQS3
、
DM3
でセット
DQ16
〜
23
、
DQS2
、
DM2
でセット
DQ8
〜
15
、
DQS1
、
DM1
でセット
DQ0
〜
7
、
DQS0
、
DM0
でセット
<アドレス系信号>
クロック配線長±
10mm
以内
<コマンド系信号&クロック>
コマンド系は、クロック配線長±
10mm
以内
88mA
350mA
350mA
17mA
<
回路
No. C>
20
07
日 付
変更者
<
変 更 来 歴
>
No.
変 更 内 容
1
2
3
パスコン追加
CC50
〜
CC57
2007/12/10
福間
/DG-DAT/FPD/D8M/D8M-Main/D8M-MAIN-47-B2B/
D8M-Main-47-B2B_001/D8M-Main-47-B2B_001.cir/
T.Mochizuki
N.Suzuki
T.Mochizuki
2008 07 31
2008 07 31
2008 07 31
7
Summary of Contents for UltraVision UT47V702
Page 43: ...D8MW 42 Wiring Diagram page 11 ޣݘ GHV ENQUGWR ޤ 52 52 0 5 052 8 ...
Page 44: ...D8MW 43 Wiring Diagram page 11 9 ޣݙ GPVTCN NGHV ENQUGWR ޤ GPVGTNKPG 52 5 52 52 ...
Page 45: ...D8MW 44 Wiring Diagram page 11 10 ޣݚ GPVTCN TKIJV ENQUGWR ޤ GPVGTNKPG 52 27 KNVGT QCTF ...
Page 46: ...D8MW 45 Wiring Diagram page 11 11 ޣݛ 4KIJV ENQUGWR ޤ 52 052 ...
Page 47: ...D8MW Final assembly guide 10 46 1 ...
Page 48: ...D8MW Final assembly guide 10 47 2 ...
Page 49: ...D8MW Final assembly guide 10 48 3 ...
Page 50: ...D8MW Final assembly guide 10 49 4 NAA3041K Left Right frame ...
Page 51: ...D8MW Final assembly guide 10 50 5 ...
Page 52: ...D8MW Final assembly guide 10 51 6 ...
Page 53: ...D8MW Final assembly guide 10 52 7 ...
Page 54: ...D8MW Final assembly guide 10 53 8 ...
Page 55: ...D8MW Final assembly guide 10 54 9 ...
Page 56: ...D8MW Final assembly guide 10 55 10 Terminal Cover PH46521K ...
Page 89: ...D8MW PRINTED CIRCUIT BOARDS 88 page 1 5 Main board components side ...
Page 90: ...D8MW PRINTED CIRCUIT BOARDS 89 page 2 5 Main board solder side ...
Page 93: ...D8MW PRINTED CIRCUIT BOARDS 92 page 5 5 Filter board Component side Filter board Solder side ...
Page 96: ...PA NO 0240 MADE IN MEXICO ...