Limit Event Status Register (registre d’état d’événement limite) et Limit Event Status Enable
Register (registre d’activation d’état d’événement limite)
Il existe pour les alimentations électriques de sortie unique, un Event Status Register Limite ;
pour les alimentations électriques doubles (sauf en cas de fonctionnement en mode parallèle) ils
sont deux. Ils doivent être lus et effacés à l’aide de ‘LSR1?’ et ‘LSR2?’ respectivement.
A l’allumage, ces registres sont définis sur 0 puis définis immédiatement pour indiquer la nouvelle
limite de statut.
Tout bit réglé dans un Limit Event Status Register correspondant au bit réglé dans le Limit Event
Status Enable Register qui l’accompagne provoque le réglage du bit LIM1 ou LIM2 dans le Status
Byte Register.
Bit 7 :
Réservé à une utilisation future
Bit 6 :
Défini lorsqu’un déclenchement s’est produit qui ne peut être réinitialisé qu’à partir du
panneau avant ou en supprimant et en réappliquant l’électricité CA.
Bit 5:
Réservé à une utilisation future
Bit 4:
Réservé à une utilisation future
Bit 3:
Réglé quand un déclenchement de surintensité de sortie est survenu
Bit 2:
Réglé quand un déclenchement de surtension de sortie est survenu
Bit 1:
Défini lorsque la sortie entre dans la limite de courant (mode CC)
Bit 0: Défini lorsque la sortie entre dans la limite de tension (mode CV)
Status Byte Register et Service Request Enable Register
(Registre d'activation de demande de service)
Ces deux registres sont mis en oeuvre comme exigé par la norme IEEE 488.2.
Tous les bits définis dans le Status Byte Register qui correspondent aux bits positionnés dans le
Service Request Enable Register entraîneront le positionnement du bit RQS/MSS dans le Status
Byte Register, ce qui génère une Service Request sur le bus.
Le Standard Event Status Register est lu, soit par la commande *STB?, qui renvoie MSS au bit 6
soit par une Serial Poll (scrutation série) qui renvoie RQS au bit 6. Service Request Enable
Register est réglé par la commande *SRE <nrf> et lu par la commande *SRE?.
Bit 7 -
Non utilisé.
Bit 6 -
RQS/MSS. Ce bit, défini par la norme IEEE 488.2, contient à la fois le message
Requesting Service et le message Master Status Summary (résumé d'état principal). RQS
est renvoyé en réponse à Serial Poll et MSS en réponse à la commande *STB?.
Bit 5 -
ESB. Event Status Bit (bit d'état d'événement). Ce bit est réglé si des bits positionnés
dans le Standard Event Status Register correspondent aux bits réglés au Standard Event
Status Enable Register.
Bit 4 -
MAV. Message Available Bit (bit de message disponible). Ce bit est réglé lorsqu'un
message de réponse de l'instrument est mis en forme et qu'il est prêt à être transmis au
contrôleur. Le bit sera réinitialisé lorsque le Response Message Terminator (terminaison
de message de réponse) a été transmis.
Bit 3 -
Non utilisé.
Bit 2 -
Non utilisé.
Bit 1 -
LIM2. Ce bit sera réglé si des bits sont programmés dans le Limit Event Status Register 2
et que des bits correspondants sont réglés dans le Limit Event Status Enable Register 2.
Bit 0 -
LIM1. Ce bit sera réglé si des bits sont programmés dans le Limit Event Status Register 1
et que des bits correspondants sont réglés dans le Limit Event Status Enable Register 1.
68
Summary of Contents for Sorensen XEL 15-5
Page 2: ......
Page 3: ......
Page 4: ......
Page 36: ...Status Model 32...
Page 73: ...Mod le de statut 69...
Page 109: ...Status Modell 105...
Page 178: ...Modelo de estado 174...
