67
1
2
3
4
5
6
7
8
9
10
11
12、13
14
15
16
17
18
19、20
21
22
23
24〜28
29
30
31
32、33
34
35
36
37
38
39
40
41
42
43
DEFI
TAI
PDO
VVSS
ISET
VVDD
FR
VSS
EFMO
EFMIN
TEST2
CLV+、CLK−
̲̲̲
V/P
HFL
TES
TOFF
TGL
JP+、JP−
PCK
FSEQ
VDD
CONT1〜CONT5
EMPH
C2F
DOUT
TEST3、TEST4
N.C.
MUTEL
LVDD
LCHO
LVSS
RVSS
RCHO
RVDD
MUTER
XVDD
I
I
O
─
I
─
I
─
O
I
I
O
O
I
I
O
O
O
O
O
─
I/O
O
O
O
I
─
O
─
O
─
─
O
─
O
─
ディフェクト検出信号 (DEF) 入力端子。(未使用時、0Vに接続すること。)
テスト用入力端子。プルダウン抵抗内蔵。必ず0Vに接続すること。
外部VCO制御用位相比較出力端子。
PLL用
内蔵VCO用接地端子。必ず0Vに接続すること。
PDO出力の電流調整用抵抗接続端子。
内蔵VCO用電源端子。
VCO周波数レンジ調整用。
ディジタル系接地端子。必ず0Vに接続すること。
スライスレベルコントロール用
EFM信号出力端子。
EFM信号入力端子。
テスト用入力端子。プルダウン抵抗内蔵。必ず0Vに接続すること。
ディスクモータコントロール用出力。コマンドにより3値出力可能。
ラフサーボ/位相制御の自動切り換えモニタ出力端子。「H」でラフサーボ、
「L」で位相サーボ。
トラック検出信号入力端子。シュミット入力。
トラッキング誤差信号入力端子。シュミット入力。
トラッキングOFF出力端子。
トラッキング・ゲイン切り換え用出力端子。「L」でゲインを上げる。
トラックジャンプコントロール用出力。コマンドにより3値出力可能。
EFMデータ再生用クロックモニタ端子。位相ロック時、4.3218MHz。
同期信号検出出力端子。EFM信号から検出した同期信号と内部生成の同期信
号が一致した時に「H」。
ディジタル系電源端子。
マイコンからのシリアルデータコマンドで制御。
汎用入出力端子1〜5
使用しない場合、入力端子に設定して0Vに接続す
るか出力端子に設定してオープンにすること。
ディエンファシス・モニタ出力端子。「H」の時ディエンファシス・ディスク
再生中。
C2フラグ出力端子。
ディジタルOUT出力端子。(EIAJフォーマット)
テスト用入力端子。プルダウン抵抗内蔵。必ず0Vに接続すること。
未使用端子。オープンで使用すること。
Lチャネル用ミュート出力端子。
Lチャネル1ビットDAC
Lチャネル用電源端子。
Lチャネル出力端子。
Lチャネル用接地端子。必ず0Vに接続すること。
Rチャネル用接地端子。必ず0Vに接続すること。
Rチャネル1ビットDAC
Rチャネル出力端子。
Rチャネル用電源端子。
Rチャネル用ミュート出力端子。
水晶発振用電源端子。
IC, LC78622ED
端子番号
端子名称
I/O
機 能 説 明
Summary of Contents for XR-MD110
Page 4: ...4 KSS 213C 1...
Page 5: ...5 1 2 3 1 4 5 1 1 2 3 4 6 1 2 3 KE 3490 4 5 30cm...
Page 6: ...6 DISASSEMBLY INSTRUCTIONS 1 A B C D E 1 A 2 2 B 6 3 C 1 1 D 4 2 1 E 1...
Page 7: ...7 F G 1 3 1 F 1 2 G 1 1 CD ASSY 2...
Page 8: ...8 I H J 4 1 H4 2 I CD CD 1 J3 CD...
Page 14: ...16 15 BLOCK DIAGRAM 1 MAIN...
Page 15: ...18 17 BLOCK DIAGRAM 2 MD TO MAIN C B CN502 TO CD C B CN6...
Page 27: ...42 41 SCHEMATIC DIAGRAM 5 MD TO FROM CD C B CN6 TO FROM MAIN C B CN502...
Page 32: ...FL 13 ST 36GNAK GRID ASSIGNMENT ANODE CONNECTION 52 51...
Page 33: ...53 VOLTAGE CHART...
Page 34: ...54...
Page 35: ...55...