27
Chapter 2: DCPMM Memory Installation
Asymmetric Population
2/1-1-1
(For Channel Configuration: 2/1-1-1)
Modes
CPU1
P1-
DIMMF1
P1-
DIMMF2
P1-
DIMME1
P1-
DIMME2
P1-
DIMMD1
P1-
DIMMD2
P1-
DIMMA2
P1-
DIMMA1
P1-
DIMMB2
P1-
DIMMB1
P1-
DIMMC2
P1-
DIMMC1
AD
DRAM1
-
DRAM1
-
DRAM1
-
DCPMM
DRAM1
-
DRAM1
-
DRAM1
CPU2
P2-
DIMMF1
P2-
DIMMF2
P2-
DIMME1
P2-
DIMME2
P2-
DIMMD1
P2-
DIMMD2
P2-
DIMMA2
P2-
DIMMA1
P2-
DIMMB2
P2-
DIMMB1
P2-
DIMMC2
P2-
DIMMC1
AD
DRAM1
-
DRAM1
-
DRAM1
-
DCPMM
DRAM1
-
DRAM1
-
DRAM1
CPU3
P3-
DIMMF1
P3-
DIMMF2
P3-
DIMME1
P3-
DIMME2
P3-
DIMMD1
P3-
DIMMD2
P3-
DIMMA2
P3-
DIMMA1
P3-
DIMMB2
P3-
DIMMB1
P3-
DIMMC2
P3-
DIMMC1
AD
DRAM1
-
DRAM1
-
DRAM1
-
DCPMM
DRAM1
-
DRAM1
-
DRAM1
CPU4
P4-
DIMMF1
P4-
DIMMF2
P4-
DIMME1
P4-
DIMME2
P4-
DIMMD1
P4-
DIMMD2
P4-
DIMMA2
P4-
DIMMA1
P4-
DIMMB2
P4-
DIMMB1
P4-
DIMMC2
P4-
DIMMC1
AD
DRAM1
-
DRAM1
-
DRAM1
-
DCPMM
DRAM1
-
DRAM1
-
DRAM1
CPU5
P5-
DIMMF1
P5-
DIMMF2
P5-
DIMME1
P5-
DIMME2
P5-
DIMMD1
P5-
DIMMD2
P5-
DIMMA2
P5-
DIMMA1
P5-
DIMMB2
P5-
DIMMB1
P5-
DIMMC2
P5-
DIMMC1
AD
DRAM1
-
DRAM1
-
DRAM1
-
DCPMM
DRAM1
-
DRAM1
-
DRAM1
CPU6
P6-
DIMMF1
P6-
DIMMF2
P6-
DIMME1
P6-
DIMME2
P6-
DIMMD1
P6-
DIMMD2
P6-
DIMMA2
P6-
DIMMA1
P6-
DIMMB2
P6-
DIMMB1
P6-
DIMMC2
P6-
DIMMC1
AD
DRAM1
-
DRAM1
-
DRAM1
-
DCPMM
DRAM1
-
DRAM1
-
DRAM1
CPU7
P7-
DIMMF1
P7-
DIMMF2
P7-
DIMME1
P7-
DIMME2
P7-
DIMMD1
P7-
DIMMD2
P7-
DIMMA2
P7-
DIMMA1
P7-
DIMMB2
P7-
DIMMB1
P7-
DIMMC2
P7-
DIMMC1
AD
DRAM1
-
DRAM1
-
DRAM1
-
DCPMM
DRAM1
-
DRAM1
-
DRAM1
CPU8
P8-
DIMMF1
P8-
DIMMF2
P8-
DIMME1
P8-
DIMME2
P8-
DIMMD1
P8-
DIMMD2
P8-
DIMMA2
P8-
DIMMA1
P8-
DIMMB2
P8-
DIMMB1
P8-
DIMMC2
P8-
DIMMC1
AD
DRAM1
-
DRAM1
-
DRAM1
-
DCPMM
DRAM1
-
DRAM1
-
DRAM1
Note
: To be continued on the next page.