Siemens 7XV5662-0AD00, Инструкция по применению

Страница: 15 / 60

7XV5662-0AD00 Deutsch
C53000-B1174-C205-1 15
Der Timeslot 16 ist für sie Signalisierung vorgesehen. Frame 0 (Multiframe Alignment
Signal) eines Multiframe beinhaltet das Y–Bit, welches im Falle eines Loss of MFAS (Loss
of Multiframe Alignment Signal) auf „1“ gesetzt wird.
In den folgenden 15 Frames (1 bis 15) des Multiframes werden die Bits 1 bis 8 definiert auf
„1“ gesetzt.
Im T1 Mode wird die D4 und ESF Rahmenstruktur unterstützt.
Die ESF Rahmenstruktur besteht aus 24 Rahmen zu jeweils 193 Bits. Das erste Bit eines
jeden Rahmens ist für die Synchronisierung und die Fehlermeldung reserviert. Die Vertei-
lung ist in der folgenden Tabelle dargestellt. Die FAS Bits sind für die Synchronisation
reserviert, und die DL Bits bilden einen Daten Link über den Alarmmeldungen übertragen
werden. Geht die Synchronisation verloren wird über die DL Bits das Bitmuster
„1111111100000000“ übertragen. Über die Benutzerdaten wird eine CRC–6 gebildet und
entsprechend übertragen. Es erfolgt keine Auswertung oder Signalisierung der CRC seitens
des KU–2M nach außen hin.
Bit Nr. 1 2 3 4 5 6 7 8
0 0 0 0 1 Y 1 1
Multi–frame Nr. Multi–frame Bit Nr. FAS DL CRC
1 0 – M –
2 193 – – C1
3 386 – M –
4 579 0 – –
5 772 – M –
6 965 – – C2
7 1158 – M –
8 1351 0 – –
9 1544 – M –
10 1737 – – C3
11 1930 – M –
12 2123 1 – –
13 2316 – M –
14 2509 – – C4
15 2702 – M –
16 2895 0 – –
17 3088 – M –
18 3281 – – C5
19 3474 – M –